| 1 |
1
기준클럭신호가 입력되는 직렬 연결된 복수의 지연탭들(delay tabs)을 포함하는 지연고정루프회로(delay locked loop circuit)와;상기 복수의 지연탭들의 각각에서 출력되는 순차 지연된 기준클럭신호들 중 적어도 복수 개를 입력 받아 주파수체배신호를 생성하여 출력하는 에지결합회로(edge combine circuit);를 포함하는 주파수 체배기 회로
|
| 2 |
2
청구항 1에 있어서, 지연고정루프회로는 : 기준클럭신호가 입력되고, 각각의 지연량이 지연제어전압에 의해 제어되는 복수의 지연탭들이 직렬 연결된 전압제어지연라인과;전압제어지연라인의 출력을 피드백하여 지연제어전압을 생성하여 출력하는 제어전압생성부;를 포함하는 주파수 체배기 회로
|
| 3 |
3
청구항 2에 있어서, 전압제어지연라인은 홀수 개의 지연탭들을 가지고,제어전압생성부는 : 전압제어지연라인의 출력과 그 제1 지연탭의 출력을 입력 받아 위상차를 검출하여 출력하는 위상주파수검출기(Phase Frequency Detector)와;위상주파수검출기의 출력에 따라 충방전하는 전하펌프(Charge Pump)와;전하펌프의 출력을 필터링하여 지연제어전압을 생성하는 루프필터(loop filter);를 포함하는 주파수 체배기 회로
|
| 4 |
4
청구항 1에 있어서, 에지결합회로는 : 상기 지연고정루프회로의 지연탭들의 출력 신호들 중 적어도 복수 개를 입력 받아 선택 신호에 의해 선택된 것을 출력하는 다중화기(multiplexer)와;상기 다중화기의 출력을 카운트하여 출력되는 이진 신호를 선택신호로 다중화기로 출력하고 그 이진 신호 중 하나를 주파수체배신호(frequency multiplied signal)로 출력하는 이진 카운터(binary counter);를 포함하는 주파수 체배기 회로
|
| 5 |
5
청구항 4에 있어서, 다중화기는 입력된 지연탭들의 출력 신호와 이진 카운터에서 지연되어 출력된 이진 신호 간의 지연 위상차에 따른 협폭 펄스를 각 지연탭들의 출력 신호들의 에지마다 출력하는 주파수 체배기 회로
|
| 6 |
6
청구항 4에 있어서, 주파수 체배기 회로가 : 전압제어지연라인의 출력과 그 제1 지연탭의 출력을 입력 받아 두 출력간의 오위상시 위상을 바로 잡아 위상주파수 검출기로 출력하는 위상교정부;를 더 포함하는 주파수 체배기 회로
|
| 7 |
7
기준클럭신호가 입력되는 직렬 연결된 홀수 복수의(an odd plurality of) 지연탭들(delay tabs)을 포함하는 지연고정루프회로(delay locked loop circuit)와;상기 홀수 복수의(an odd plurality of) 지연탭들의 각각에서 출력되는 순차 지연된 기준클럭신호들 중 적어도 복수 개를 입력 받아 주파수체배신호를 생성하여 출력하는 에지결합회로(edge combine circuit);를 포함하는 주파수 체배기 회로
|
| 8 |
8
청구항 7에 있어서, 지연고정루프회로는 : 기준클럭신호가 입력되고, 각각의 지연량이 지연제어전압에 의해 제어되는 홀수 복수의 지연탭들이 직렬 연결된 전압제어지연라인과;전압제어지연라인에서 최종 지연탭의 출력과 제1 지연탭의 출력을 피드백하여 지연제어전압을 생성하여 출력하는 제어전압생성부;를 포함하는 주파수 체배기 회로
|
| 9 |
9
청구항 8에 있어서, 제어전압생성부는 : 전압제어지연라인의 마지막 지연탭의 출력과 그 제1 지연탭의 출력을 입력 받아 위상차를 검출하여 출력하는 위상주파수검출기(Phase Frequency Detector)와;위상주파수검출기의 출력에 따라 충방전하는 전하펌프(Charge Pump)와;전하펌프의 출력을 필터링하여 지연제어전압을 생성하는 루프필터(loop filter);를 포함하는 주파수 체배기 회로
|
| 10 |
10
청구항 7에 있어서, 에지결합회로는 : 지연고정루프회로의 지연탭들의 출력 신호들 중 마지막 지연탭을 제외한 지연탭들의 출력을 입력 받아 선택 신호에 의해 선택된 것을 출력하는 다중화기(multiplexer)와;상기 다중화기의 출력을 카운트하여 출력되는 이진 신호를 선택신호로 다중화기로 출력하고 그 이진 신호 중 하나를 주파수체배신호로 출력하는 이진 카운터(binary counter);를 포함하는 주파수 체배기 회로
|
| 11 |
11
청구항 10에 있어서, 다중화기는 지연고정루프의 각 지연탭들의 출력 신호들의 에지들을 검출하여 펄스를 출력하는 주파수 체배기 회로
|
| 12 |
12
청구항 8에 있어서, 주파수 체배기 회로가 : 전압제어지연라인의 마지막 지연탭의 출력과 그 제1 지연탭의 출력을 입력 받아 두 출력간의 오위상시 위상을 바로 잡아 위상주파수 검출기로 출력하는 위상교정부;를 더 포함하는 주파수 체배기 회로
|
