| 1 |
1
보유 시간 및 센싱 마진을 개선한 DRAM 소자에 있어서, 기판의 상부에 이격된 채 순차적으로 배치되는 저장 게이트 및 제어 게이트; 및 상기 기판에 연결된 채 상기 저장 게이트 및 상기 제어 게이트를 관통하며 수직 방향으로 연장 형성되는 수직 채널 영역-상기 수직 채널 영역의 상단부에는 소스 영역이 형성되고 상기 수직 채널 영역의 하단부에는 드레인 영역이 형성됨-을 포함하는 DRAM 소자
|
| 2 |
2
제1항에 있어서,상기 DRAM 소자는, 상기 소스 영역에 인가되는 양의 값인 제1 전압 및 상기 제어 게이트에 인가되는 음의 값인 제2 전압에 응답하여, 상기 수직 채널 영역 중 상기 저장 게이트에 대응하는 저장 영역으로의 정공 드리프트 확산을 통해 정공을 축적함으로써 제1 데이터 값에 대한 쓰기 동작을 수행하는 DRAM 소자
|
| 3 |
3
제2항에 있어서,상기 DRAM 소자는, 상기 소스 영역에 인가되는 양의 값인 접지 전압 및 상기 제어 게이트에 인가되는 음의 값인 제2 전압에 응답하여, 상기 저장 영역에 축적된 정공을 제거함으로써 제2 데이터 값에 대한 쓰기 동작을 수행하는 DRAM 소자
|
| 4 |
4
제3항에 있어서,상기 DRAM 소자는, 상기 소스 영역에 인가되는 양의 값인 제3 전압 및 상기 제어 게이트에 인가되는 양의 값인 제4 전압에 응답하여, 상기 제1 데이터 값 또는 제2 데이터 값에 대한 홀드 동작을 수행하는 DRAM 소자
|
| 5 |
5
제3항에 있어서,상기 DRAM 소자는, 상기 소스 영역에 인가되는 접지 전압 및 상기 제어 게이트에 인가되는 음의 값인 제5 전압에 응답하여, 상기 저장 영역에 축적된 정공을 상기 소스 영역에 연결된 비트 라인으로 이동시킴으로써, 상기 제1 데이터 값 또는 제2 데이터 값에 대한 판독 동작을 수행하는 DRAM 소자
|
