| 1 |
1
보안 회로에 관한 것으로,검출 회로의 상부에 배치되며, 제1 방향으로 연장되고 상기 제1 방향과 수직한 제2 방향으로 상호 이격되어 배치되는 N개의 금속 라인들을 포함하고, 상기 N은 2보다 큰 자연수인 보호 쉴드; 및상기 보호 쉴드와 상기 제1 방향 및 상기 제2 방향에 수직한 제3 방향으로 이격하여 배치되고, 상기 N개의 금속 라인들 중 적어도 일부와 전기적으로 연결되어 집속 이온 빔을 이용한 침투 공격을 감지하는 검출 회로를 포함하고,상기 검출 회로는,평문 및 암호화 키 중 어느 하나인 제1 제어 신호, 상승 펄스(rising pulse)인 제2 제어 신호 및 펄스 신호인 제3 제어 신호를 생성하는 제어부;상기 제어부로부터 수신한 제1 제어 신호에 따라 블록 암호화를 수행하는 블록 암호화 로직을 포함하고, 암호화 데이터를 출력하는 블록 암호부;상기 제어부로부터 수신한 제2 제어 신호에 따라 물리적으로 복제가 불가능한 PUF 비트들을 생성하며, 하나 또는 두 개의 전도성 와이어 사이의 물리적인 연결 상태에 기초하여 출력을 결정하는 복제 방지 소자(Physical Based PUF)로 구성되는 복제 방지부;3상 인버터로 구성되며, 상기 제어부로부터 수신한 제3 제어 신호에 따라 상기 보호 쉴드의 금속 라인들 중 적어도 일부를 활성화하는 경로 활성부;상기 블록 암호부의 출력 데이터와 상기 복제 방지부의 출력 비트들을 연산 및 저장하는 데이터 변환부;상기 데이터 변환부의 출력 데이터와 상기 경로 활성부에 의해 활성화된 금속라인들로부터 수신한 데이터에 기초하여 비교 데이터를 생성하는 데이터 비교부; 및상기 비교 데이터에 기초하여 집속 이온 빔을 이용한 침투 공격을 검출하는 공격 검출부를 포함하며,상기 데이터 변환부는, 상기 암호화 데이터와 상기 PUF 비트에 대하여 XOR 연산하여 변환된 암호화 데이터를 출력하는 연산부; 및 상기 연산부로부터 출력된 데이터를 저장하고, 복수의 플립플롭을 포함하는 저장부를 포함하고,상기 보안 회로는, 상기 저장된 데이터들을 상기 경로 활성부에 의해 활성화된 금속라인들로 동시에 출력하고,상기 공격 검출부는, OR 게이트를 포함하며, 상기 집속 이온 빔을 이용한 침투 공격이 검출된 경우 출력 신호로서 '0'을 출력하고, 상기 집속 이온 빔을 이용한 침투 공격이 검출되지 않은 경우 출력 신호로서 '1'을 출력하는 것을 특징으로 하는 보안 회로
|
| 2 |
2
제1항에 있어서,상기 블록 암호부는,블록 암호(Block Cipher)로 구현되는 것을 특징으로 하는 보안 회로
|
| 3 |
3
제2항에 있어서,상기 복제 방지부는, 공정 편차에 의해 발생하는 지연 시간을 측정한 후 출력을 결정하는 복제 방지 소자(mismatch based PUF)로 구성되는 것을 특징으로 하는 보안 회로
|
| 4 |
4
제3항에 있어서,상기 블록 암호부는,상기 제어부로부터 수신한 제1 제어 신호에 따라 블록 암호화를 수행함으로써 암호화 데이터를 출력하며, 상기 블록 암호화는 데이터를 암호화 및 복호화하는데 사용되는 대칭 키를 이용한 이용한 일정한 변환(unvarying transformation)으로 블록이라 불리는 고정 길이의 비트 그룹에 대해 동작하는 결정론적 암호화 알고리즘인, 보안 회로
|
| 5 |
5
제4항에 있어서,상기 블록 암호부는,종류에 무관하고, 크기가 128 비트(bit)인 것을 특징으로 하는 보안 회로
|
| 6 |
6
제5항에 있어서,상기 복제 방지부는,128개의 1비트 셀을 포함하는 것을 특징으로 하는 보안 회로
|
| 7 |
7
삭제
|
| 8 |
8
삭제
|
| 9 |
9
삭제
|
| 10 |
10
제1항에 있어서,상기 제어부는,상기 공격 검출부의 상기 출력 신호에 기초하여 침투 알람을 생성하는 것을 특징으로 하는 보안 회로
|
| 11 |
11
복수의 금속 라인들을 포함하는 보호 쉴드 및 상기 금속 라인들과 전기적으로 연결되어 집속 이온 빔을 이용한 침투 공격을 감지하는 검출 회로를 포함하는 보안 회로를 이용한 침투 공격 검출 방법에 있어서,저장부의 설정을 초기화 하는 단계;제어부에서 평문 및 암호화 키 중 어느 하나인 제1 제어 신호, 상승 펄스(rising pulse)인 제2 제어 신호 및 펄스 신호인 제3 제어 신호를 생성하는 단계;블록 암호화를 수행하는 블록 암호화 로직을 포함하는 블록 암호부가 상기 제1 제어 신호에 따라 암호화 데이터를 출력하는 단계;하나 또는 두 개의 전도성 와이어 사이의 물리적인 연결 상태에 기초하여 출력을 결정하는 복제 방지 소자(Physical Based PUF)로 구성되는 복제 방지부가 상기 제2 제어 신호에 따라 물리적으로 복제가 불가능한 PUF 비트들을 생성하는 단계;3상 인버터로 구성된 경로 활성부가 상기 제3 제어 신호에 따라 상기 복수의 금속 라인들 중 적어도 일부를 활성화하는 단계;데이터 변환부가 상기 암호화 데이터 및 상기 PUF 비트들을 수신하고, 상기 암호화 데이터 및 상기 PUF 비트에 대하여 XOR 연산하여 변환된 암호화 데이터를 출력하는 단계;데이터 비교부가 상기 변환된 암호화 데이터와 상기 복수의 금속 라인들을 통해 수신한 데이터를 비교하여 비교 데이터를 출력하는 단계; 및공격 검출부가 상기 비교 데이터에 기초하여 집속 이온 빔을 이용한 침투 공격을 감지하는 단계를 포함하며,복수의 플립플롭을 포함하는 저장부에 상기 출력된 변환된 암호화 데이터를 저장하고,상기 저장된 데이터들을 상기 경로 활성부에 의해 활성화된 금속라인들로 동시에 출력하고,상기 공격 검출부는 OR 게이트를 포함하며, 상기 집속 이온 빔을 이용한 침투 공격이 검출된 경우 출력 신호로서 '0'을 출력하고, 상기 집속 이온 빔을 이용한 침투 공격이 검출되지 않은 경우 출력 신호로서 '1'을 출력하는 것을 특징으로 하는 침투 공격 검출 방법
|
| 12 |
12
제11항에 있어서,상기 블록 암호부는,블록 암호(Block Cipher)로 구현되는 것을 특징으로 하는 침투 공격 검출 방법
|
| 13 |
13
제12항에 있어서,상기 복제 방지부는, 공정 편차에 의해 발생하는 지연 시간을 측정한 후 출력을 결정하는 복제 방지 소자(mismatch based PUF)로 구성되는 것을 특징으로 하는 침투 공격 검출 방법
|
| 14 |
14
제13항에 있어서,상기 블록 암호부는,상기 제어부로부터 수신한 제1 제어 신호에 따라 블록 암호화를 수행함으로써 암호화 데이터를 출력하며, 상기 블록 암호화는 데이터를 암호화 및 복호화하는데 사용되는 대칭 키를 이용한 이용한 일정한 변환(unvarying transformation)으로 블록이라 불리는 고정 길이의 비트 그룹에 대해 동작하는 결정론적 암호화 알고리즘인, 침투 공격 검출 방법
|
| 15 |
15
제14항에 있어서,상기 블록 암호부는,종류에 무관하고, 크기가 128 비트(bit)인 것을 특징으로 하는 침투 공격 검출 방법
|
| 16 |
16
제15항에 있어서,상기 복제 방지부는,128개의 1비트 셀을 포함하는 것을 특징으로 하는 침투 공격 검출 방법
|
| 17 |
17
삭제
|
| 18 |
18
삭제
|
| 19 |
19
삭제
|
| 20 |
20
제11항에 있어서,상기 제어부는 상기 공격 검출부의 상기 출력 신호에 기초하여 침투 알람을 생성하는 단계를 더 포함하는 것을 특징으로 하는 침투 공격 검출 방법
|
| 21 |
21
컴퓨터와 결합되어, 제11항 내지 제16항 및 제20항 중 어느 한 항의 침투 공격 검출 방법을 실행시키기 위하여 컴퓨터 판독 가능한 기록매체에 저장된 프로그램
|
| 22 |
22
컴퓨터와 결합되어, 제11항 내지 제16항 및 제20항 중 어느 한 항의 침투 공격 검출 방법을 실행시키기 위한 프로그램이 저장된 컴퓨터 판독 가능한 기록매체
|
