| 1 |
1
제어 신호에 따라, 입력단으로부터 제공되는 입력 전압을 출력단의 출력 전압으로 전달하는 패스 유닛; 상기 출력 전압과 기준 전압의 크기 비교 결과에 기초하여 비교 신호를 출력하는 에러 증폭 유닛; 및상기 제어 신호를 생성하기 위하여 상기 기준 전압 및 상기 비교 신호를 이용하여 상기 입력 전압에 포함되는 리플을 제거하는 피드포워드 리플 제거 유닛;을 포함하되, 상기 피드포워드 리플 제거 유닛은 피드포워드 증폭기 및 합산 증폭기를 포함하고, 상기 피드포워드 리플 제거 유닛은 상기 입력단에 일단이 상기 피드포워드 증폭기의 음의 입력단자에 타단이 연결되는 제1 커패시터, 상기 피드포워드 증폭기의 음의 입력단자에 일단이 상기 피드포워드 증폭기의 출력단자에 타단이 연결되는 제2 커패시터, 상기 피드포워드 증폭기의 출력단자에 일단이 상기 합산 증폭기의 음의 입력단자에 타단이 연결되는 제3 커패시터, 및 상기 합산 증폭기의 음의 입력단자에 일단이 상기 합산 증폭기의 출력단자에 타단이 연결되는 제4 커패시터를 포함하는, 전압 레귤레이터
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
제1항에 있어서, 상기 피드포워드 리플 제거 유닛은 상기 피드포워드 증폭기의 음의 입력단자와 상기 피드포워드 증폭기의 출력단자 사이에서 상기 제2 커패시터와 병렬로 연결되는 제1 저항, 및 상기 합산 증폭기의 음의 입력단자와 상기 합산 증폭기의 출력단자 사이에서 상기 제4 커패시터와 병렬로 연결되는 제2 저항을 포함하는, 전압 레귤레이터
|
| 5 |
5
제4항에 있어서, 상기 피드포워드 증폭기의 양의 입력단자는 상기 에러 증폭 유닛의 음의 입력단자와 연결되는, 전압 레귤레이터
|
| 6 |
6
제4항에 있어서, 상기 합산 증폭기의 양의 입력단자는 상기 에러 증폭 유닛의 출력단자와 연결되는, 전압 레귤레이터
|
| 7 |
7
제4항에 있어서, 상기 제1 저항 및 상기 제2 저항 중 적어도 하나는 의사 저항인, 전압 레귤레이터
|
| 8 |
8
제7항에 있어서, 상기 의사 저항은 제1 트랜지스터와 제2 트랜지스터를 포함하고, 상기 제1 트랜지스터의 드레인과 상기 제2 트랜지스터의 드레인이 공통노드를 통해 서로 연결되고, 상기 제1 트랜지스터의 게이트와 상기 제2 트랜지스터의 게이트가 상기 공통노드를 통해 서로 연결되는, 전압 레귤레이터
|
