| 1 |
1
회로; 그리고벡터 합 위상 천이 회로를 포함하되,상기 벡터 합 위상 천이 회로는:DC 전류들을 생성하는 복수의 DC 전류 소스들;입력된 디지털 입력 신호를 아날로그 신호로 출력하여 생성된 DC 전류들을 가변하는 복수의 컨버터들; 및일단에 인가되는 상기 가변된 DC 전류들, 및 게이트에 인가되는 상기 제1 차동 입력 신호, 및 상기 제1 및 제2 출력 신호들에 기초하여 출력 단자에 연결된 타단으로 출력되는 제1 복수의 출력 전류들을 가변하는 제1 가변 트랜지스터를 포함하되,상기 가변된 제1 복수의 출력 전류들은 상기 가변된 제1 복수의 출력 전류들이 출력되는 상기 출력 단자에서 벡터 합 되는 위상 천이기
|
| 2 |
2
제1 항에 있어서,상기 제1 가변 트랜지스터는 둘 이상의 전계효과 트랜지스터들을 포함하고, 상기 둘 이상의 전계효과 트랜지스터들은 n채널 타입인 MOSFET, p채널 타입인 MOSFET, 또는 HEMT 중 적어도 하나인 위상 천이기
|
| 3 |
3
제1 항에 있어서,상기 제1 출력 신호 및 상기 제2 출력 신호 각각은 동 위상 신호 및 직교 위상 신호 중 하나의 신호에 해당하고, 그리고상기 제1 출력 신호 및 상기 제2 출력 신호는 서로 다른 신호인 위상 천이기
|
| 4 |
4
제1 항에 있어서,상기 RC 회로는 제2 차동 입력 신호를 더 입력 받도록 구성되고,상기 RC 회로는 입력된 상기 제2 차동 입력 신호에 기초하여, 제3 및 제4 출력 신호들을 더 출력하고, 그리고상기 제2 차동 입력 신호는 상기 제1 차동 입력 신호와 다른 신호인 위상 천이기
|
| 5 |
5
제4 항에 있어서,상기 제3 출력 신호 및 상기 제4 출력 신호 각각은 동 위상 신호 및 직교 위상 신호 중 하나의 신호에 해당하고, 그리고상기 제3 출력 신호 및 상기 제4 출력 신호는 서로 다른 신호인 위상 천이기
|
| 6 |
6
제4 항에 있어서,상기 벡터 합 위상 천이 회로는,일단에 인가되는 상기 가변된 DC 전류들, 및 게이트에 인가되는 상기 제2 차동 입력 신호, 및 상기 제3 및 제4 출력 신호들에 기초하여 상기 출력 단자와는 다른 출력 단자에 연결된 타단으로 출력되는 제2 복수의 출력 전류들을 각각 가변하는 제2 가변 트랜지스터를 더 포함하는 위상 천이기
|
| 7 |
7
제6 항에 있어서,상기 벡터 합 위상 천이 회로는,상기 가변된 제2 복수의 출력 전류들은 상기 가변된 제2 복수의 출력 전류들이 출력되는 상기 다른 출력 단자에서 벡터 합 되는 위상 천이기
|
| 8 |
8
입력된 차동 입력 신호들에 기초하여, 출력 신호들을 출력하는 RC 회로; 그리고벡터 합 위상 천이 회로를 포함하되,상기 벡터 합 위상 천이 회로는:DC 전류들을 생성하는 복수의 DC 전류 소스들;입력된 디지털 입력 신호를 아날로그 신호로 출력하여 생성된 DC 전류들을 가변하는 복수의 컨버터들;상기 가변된 DC 전류들 각각을 복수 개의 출력 단자들 중 제1 출력 단자에 출력하기 위한 복수의 제1 스위치들; 및각각의 일단에 인가되는 상기 가변된 DC 전류들, 및 각각의 게이트에 인가되는 상기 차동 입력 신호들 및 상기 출력 신호들에 기초하여, 상기 복수의 제1 스위치들에 의해 상기 제1 출력 단자에 연결된 각각의 타단으로 출력되는 복수의 출력 전류들을 가변하는 복수의 가변 트랜지스터들을 포함하고, 그리고상기 가변된 복수의 출력 전류들은 상기 가변된 복수의 출력 전류들이 출력되는 상기 제1 출력 단자에서 벡터 합 되는 위상 천이기
|
| 9 |
9
제8 항에 있어서,상기 복수의 가변 트랜지스터들은 둘 이상의 전계효과 트랜지스터들을 포함하고, 상기 둘 이상의 전계효과 트랜지스터들은 n채널 타입인 MOSFET, p채널 타입인 MOSFET, 또는 HEMT 중 적어도 하나인 위상 천이기
|
| 10 |
10
제8 항에 있어서,상기 RC 회로에 입력되는 상기 차동 입력 신호들 각각은 동 위상 신호 및직교 위상 신호로 분리되어 출력되고, 그리고상기 차동 입력 신호들 각각은 서로 다른 신호들인 위상 천이기
|
| 11 |
11
제10 항에 있어서,상기 차동 입력 신호들에서 분리되어 출력된 동 위상 신호들은 서로 다른 위상을 갖고, 그리고상기 차동 입력 신호들에서 분리되어 출력된 직교 위상 신호들은 서로 다른 위상을 갖는 위상 천이기
|
| 12 |
12
제8 항에 있어서,상기 벡터 합 위상 천이 회로는:상기 복수의 제1 스위치들이 게이트 전압이 인가되도록 스위칭되는 경우, 게이트들을 통해 상기 게이트 전압이 인가되어 턴-온되는 복수의 제1 스위칭 트랜지스터들을 더 포함하는 위상 천이기
|
| 13 |
13
제12 항에 있어서,상기 복수의 스위칭 트랜지스터들은 둘 이상의 전계효과 트랜지스터들을 포함하고, 상기 둘 이상의 전계효과 트랜지스터들은 n채널 타입인 MOSFET, p채널 타입인 MOSFET, 또는 HEMT 중 적어도 하나인 위상 천이기
|
| 14 |
14
제8 항에 있어서,상기 벡터 합 위상 천이 회로는,상기 가변된 DC 전류들 각각을 상기 복수 개의 출력 단자들 중 상기 제1 출력 단자와는 다른 제2 출력 단자에 출력하기 위한 복수의 제2 스위치들을 더 포함하는 위상 천이기
|
| 15 |
15
제8 항에 있어서,상기 벡터 합 위상 천이 회로는,상기 복수의 제2 스위치들이 게이트 전압이 인가되도록 스위칭되는 경우, 게이트들을 통해 상기 게이트 전압이 인가되어 턴-온되는 복수의 제2 스위칭 트랜지스터들을 더 포함하는 위상 천이기
|
