| 1 |
1
반도체 소자의 제조 방법에서, 상기 제조 방법은,기판 상에 실리콘 게르마늄층과 실리콘층이 교대로 적층된 교번 층들(alternating layers)을 형성하는 단계(도 2);상기 기판 위로 돌출된 핀(Fin) 구조를 형성하도록 상기 교번층들을 패터닝 및 식각한 후, 상기 핀 구조를 갖는 상기 교번층들의 표면과 측벽 상에 실리콘 질화막을 형성하는 단계;상기 실리콘 질화막을 사이에 두고 상기 교번층들 상에 더미 게이트(dummy gate)와 실리콘 산화막을 순차적으로 형성한 후, 상기 더미 게이트의 측벽에 게이트 스페이서를 형성하는 단계;상부로 노출되는 상기 실리콘 질화막을 식각한 후, 상기 실리콘 산화막을 하드 마스크로 이용하여 상기 교번층들을 식각하는 단계; 및상기 식각된 교번층들의 실리콘층들 및 실리콘 게르마늄층들 중에서 상기 실리콘 게르마늄층들의 측벽에 내부 스페이서(inner spacer)를 선택적으로 형성하는 단계를 포함하는 반도체 소자의 제조 방법
|
| 2 |
2
제1항에서
|
| 3 |
3
제2항에서,상기 제1 온도는 500℃ 내지 800℃이고, 상기 제2 온도는 300℃ 내지 400℃인 반도체 소자의 제조 방법
|
| 4 |
4
제1항에서, 상기 실리콘 질화막은 후속 공정에서 게이트 전극과 소스/드레인 사이의 단락을 차단하는 기능을 갖는 반도체 소자의 제조 방법
|
| 5 |
5
제1항에서,상기 게이트 스페이서를 형성하는 단계는,열 산화 공정(thermal oxidation process)에 의해 상기 더미 게이트의 측벽에 게이트 스페이서를 형성하는 단계인 반도체 소자의 제조 방법
|
| 6 |
6
제1항에서,상기 내부 스페이서를 형성하는 단계(도 12 및 13)는,상기 식각된 교번층들의 실리콘 게르마늄층들과 실리콘층들의 측벽에 실리콘 산화막을 형성하는 단계;상기 실리콘층들의 측벽이 노출될 때까지 상기 실리콘 산화막을 식각하는 단계;상기 실리콘층들의 측벽이 노출된 상태에서 상기 실리콘 게르마늄층들의 측벽에 남아 있는 상기 실리콘 산화막을 상기 내부 스페이서로 형성하는 단계를 포함하는 반도체 소자의 제조 방법
|
| 7 |
7
제6항에서, 상기 실리콘 게르마늄층들과 실리콘층들의 측벽에 실리콘 산화막을 형성하는 단계는,열 산화 공정(thermal oxidation process)에 의해 상기 실리콘 게르마늄층들과 실리콘층들의 측벽에 상기 실리콘 산화막을 성장시키는 단계인 반도체 소자의 제조 방법
|
| 8 |
8
제6항에서,상기 실리콘 게르마늄층들과 실리콘층들의 측벽에 실리콘 산화막을 형성하는 단계는,습식 산화(wet oxidation) 공정에 의해 상기 실리콘 게르마늄층들과 실리콘층들의 측벽에 상기 실리콘 산화막을 성장시키는 단계인 반도체 소자의 제조 방법
|
| 9 |
9
제8항에서,상기 실리콘 게르마늄층들의 측벽에 형성된 상기 실리콘 산화막은 상기 실리콘 게르마늄층들의 중심 방향으로 제1 폭으로 성장되며, 상기 실리콘층들의 측벽에 형성된 상기 실리콘 산화막은 상기 실리콘층들의 중심 방향으로 상기 제1 폭보다 작은 제2 폭으로 성장되는 반도체 소자의 제조 방법
|
| 10 |
10
제8항에서, 상기 습식 산화 공정은 800℃에서 이하에서 진행되고, 바람직하게는, 700℃ 내지 800℃에서 진행되는 반도체 소자의 제조 방법
|
| 11 |
11
제6항에서,상기 실리콘 산화막을 식각하는 단계는,습식 식각 공정에 의해 상기 실리콘 산화막을 식각하는 단계인 반도체 소자의 제조 방법
|
| 12 |
12
제6항에서,상기 실리콘층들의 측벽이 노출될 때까지 상기 실리콘 산화막을 식각하는 단계에서, 상기 실리콘 질화막과 상기 실리콘 산화막의 식각 선택비(etching selectivity)에 의해, 상기 실리콘 질화막은 거의 식각되지 않으며, 상기 식각되지 않은 실리콘 질화막의 양쪽 단부는 상기 실리콘층들의 측벽을 기준으로 돌출되는 반도체 소자의 제조 방법
|
| 13 |
13
제12항에서,상기 돌출된 실리콘 질화막의 양쪽 단부는 후속 공정에서 형성되는 게이트 전극과 소스/드레인 사이의 단락을 방지하는 절연체로 사용되는 반도체 소자의 제조 방법
|
| 14 |
14
제1항에서, 상기 내부 스페이서(inner spacer)를 형성하는 단계에서, 상기 내부 스페이서는, 희생층(sacrificial layer)으로 사용되는 상기 실리콘 게르마늄층들을 제거하는 후속 공정에 의해 형성되는 상기 실리콘층들 사이의 공간을 지지하는 구조체로 역할을 하는 반도체 소자의 제조 방법
|
| 15 |
15
제1항에서, 상기 내부 스페이서(inner spacer)를 형성하는 단계에서, 상기 내부 스페이서는, 상기 교번층들에 포함된 실리콘층들로서, 채널층으로 사용되는 상기 실리콘층들에 의한 채널 길이를 결정하는 구조체로 역할을 하는 반도체 소자의 제조 방법
|
| 16 |
16
제1항에서,상기 내부 스페이서(inner spacer)를 선택적으로 형성하는 단계 이후,상기 실리콘층들과 상기 기판을 씨드층으로 이용하여 소스/드레인을 형성하는 단계;상기 소스/드레인과 상기 더미 게이트를 덮는 실리콘 산화막을 형성하는 단계;상기 더미 게이트의 표면이 노출되도록 상기 실리콘 산화막을 연마(polishing)하는 단계;상기 노출된 더미 게이트를 제거하는 단계;상기 더미 게이트의 제거에 의해 노출되는 상기 실리콘 질화막을 제거하는 단계;상기 실리콘층들 사이에 형성된 상기 실리콘 게르마늄층들을 선택적으로 제거하는 단계;상기 실리콘 산화막의 표면 상에, 상기 더미 게이트의 제거에 의해 노출되는 상기 실리콘 산화막의 측벽 상에, 및 상기 실리콘 게르마늄층들의 제거에 의해 노출되는 상기 실리콘 층들 각각의 모든 면 상에 게이트 유전체층을 형성하는 단계; 및상기 게이트 유전체층 상에 게이트 전극을 형성하는 단계를 더 포함하는 반도체 소자의 제조 방법
|
| 17 |
17
제16항에서, 상기 실리콘 질화막을 식각하여 제거하는 단계에서, 상기 실리콘 산화막에 의해, 상기 실리콘 산화막의 내부로 돌출된 상기 실리콘 질화막의 양쪽 단부는 제거되지 않는 것인 반도체 소자의 제조 방법
|
| 18 |
18
제17항에서, 상기 실리콘 질화막의 양쪽 단부는,상기 게이트 전극과 상기 소스/드레인 간의 간격을 유지하는 역할을 하는 반도체 소자의 제조 방법
|
| 19 |
19
제17항에서,상기 실리콘 질화막의 양쪽 단부는,상기 게이트 전극과 상기 소스/드레인 사이의 단락을 방지하는 절연체로 역할을 하는 반도체 소자의 제조 방법
|
| 20 |
20
기판;상기 기판 상에 배치된 복수의 소스/드레인들;상기 기판 상에 배치되고, 채널층으로 역할을 하는 실리콘층들로서, 인접한 상기 소스/드레인들 사이에 적층된 상기 실리콘층들;상기 실리콘층들의 상부 및 상기 실리콘층들 사이에 형성된 공간에 배치되는 게이트 전극;상기 공간을 지지하는 내부 스페이서; 및상기 실리콘층들의 상부에 배치된 상기 게이트 전극과 상기 소스/드레인들 사이의 단락을 차단하는 절연체를 포함하는 반도체 소자
|
