| 1 |
1
프로세싱-인-메모리(Processing-in-Memory: 이하, PIM이라 함) 연산의 오프로딩을 위한 메모리 리퀘스트를 전송하는 중앙 처리 장치(Central Processing Unit: 이하, "CPU"라 함);상기 PIM 연산을 위한 PIM 트랜잭션들을 디스크립터들로서 저장하는 메모리 어레이 및 상기 PIM 트랜잭션이 발생하면 상기 PIM 트랜잭션을 수행하는 PIM 디바이스를 포함하며, 상기 디스크립터 각각은 다음 디스크립터 주소(Next Descriptor Address), 오퍼랜드(Operand) 주소 정보 및 오피코드(Opcode)를 포함하는 디램(DRAM); 및 상기 메모리 리퀘스트에 의해 현재(Current) 디스크립터 주소와 테일(Tail) 디스크립터 주소를 저장하고, 첫번째의 상기 현재 디스크립터 주소와 마지막의 상기 테일 디스크립터 주소에 의해 순서대로 선택되는 상기 DRAM의 상기 디스크립터들 각각에 대한 디스크립터 리퀘스트와 PIM 리퀘스트를 순차적으로 제공하는 다이랙트 메모리 액세스(Direct Memory Access: 이하, "DMA"라 함) 엔진;을 구비하며,상기 PIM 디바이스는, 상기 디스크립터 리퀘스트에 대응하여 상기 DMA 엔진이 상기 DRAM에서 리드하는 디스크립터 정보에서 상기 오퍼랜드 주소 정보와 상기 오피코드를 등록하고; 그리고, 상기 PIM 리퀘스트에 대응하여, 등록된 상기 오퍼랜드 주소 정보와 상기 오피코드를 이용하여 상기 PIM 트랜잭션을 수행함을 특징으로 하는 PIM 컴퓨팅 시스템
|
| 2 |
2
제1 항에 있어서, 상기 DMA 엔진은,상기 PIM 연산을 위한 순서에 해당하는 상기 디스크립터에 대하여 상기 디스크립터 리퀘스트를 제공하여 상기 디스크립터 정보를 리드하고;상기 디스크립터 정보에서 상기 오퍼랜드 주소 정보와 상기 오피코드를 상기 PIM 디바이스에 등록하며; 그리고 리드된 상기 디스크립터 정보를 바탕으로 상기 PIM 트랜잭션을 발생시키는 상기 PIM 리퀘스트를 제공하는 PIM 컴퓨팅 시스템
|
| 3 |
3
제1 항에 있어서, 상기 DMA 엔진은 이전 디스크립터의 상기 다음 디스크립터 주소에 의해 상기 디스크립터들을 순서대로 선택하는 PIM 컴퓨팅 시스템
|
| 4 |
4
제1 항에 있어서, 상기 CPU는,상기 PIM 연산 전에, 상기 PIM 연산을 위한 모든 PIM 트랜잭션들을 상기 DRAM의 상기 메모리 어레이에 상기 디스크립터들로서 저장한 후, 상기 메모리 리퀘스트를 상기 DMA 엔진에 전송하는 PIM 컴퓨팅 시스템
|
| 5 |
5
제1 항에 있어서, 상기 디스크립터들 각각은 상기 다음 디스크립터 주소(Next Descriptor Address), 상기 오퍼랜드 주소 정보, 트랜스퍼 사이즈(Transfer Size) 및 트랜스퍼 상태(Transfer status)를 포함하는 데이터 구조를 가지며, 그리고,상기 트랜스퍼 상태는 상기 오피코드를 포함하는 PIM 컴퓨팅 시스템
|
| 6 |
6
제5 항에 있어서, 상기 오퍼랜드 주소 정보는 소스 주소(Source Address) 및 목적지 주소(Destination Address)를 포함하는 PIM 컴퓨팅 시스템
|
| 7 |
7
제1 항에 있어서, 상기 DRAM은 메모리 컨트롤러를 통하여 연결된 메모리 버스를 통하여 상기 CPU 및 상기 DMA 엔진과 통신하며; 그리고, 상기 메모리 컨트롤러는 상기 DRAM에 대한 상기 메모리 버스를 통한 상기 디스크립터 리퀘스트, 상기 PIM 리퀘스트 및 데이터 입출력을 스케쥴링하는 PIM 컴퓨팅 시스템
|
| 8 |
8
제1 항에 있어서, 상기 PIM 디바이스는 오퍼랜드 레지스터, 구성(Configuration) 레지스터 및 디스크립터 레지스터를 포함하는 PIM 컨트롤 레지스터 세트를 포함하며;상기 디스크립터 레지스터에는 상기 PIM 연산이 시작되기 전에 상기 CPU에서 제공되는 디스크립터 주소 정보들이 등록되며;상기 PIM 디바이스는 상기 디스크립터 리퀘스트를 위하여 상기 DMA 엔진에서 선택된 디스크립터 주소를 상기 디스크립터 레지스터에 등록된 상기 디스크립터 주소 정보와 비교하여 상기 디스크립터 리퀘스트을 식별하며; 그리고,상기 PIM 디바이스는 식별된 상기 디스크립터 리퀘스트에 대응하여 상기 DMA 엔진이 리드하여 제공하는 상기 디스크립터 주소에 해당하는 상기 오퍼랜드 주소 정보와 상기 오프 코드를 수신하며, 상기 오퍼랜드 주소 정보를 상기 오퍼랜드 레지스터에 등록하고 상기 오피코드를 상기 구성 레지스터에 등록하는 PIM 컴퓨팅 시스템
|
| 9 |
9
제8 항에 있어서, 상기 PIM 디바이스는,상기 DMA 엔진이 상기 PIM 트랜잭션을 발생시키는 상기 PIM 리퀘스트를 제공하면, 상기 PIM 리퀘스트를 위하여 상기 DMA 엔진에서 제공된 오퍼랜드 주소 정보를 상기 오퍼랜드 레지스터에 등록된 상기 오퍼랜드 주소 정보와 비교하여 상기 PIM 리퀘스트를 식별하고; 그리고,식별된 상기 PIM 리퀘스트에 대응하여 상기 구성 레지스터에 등록된 상기 오피코드에 따라 상기 PIM 트랜잭션을 실행하는 PIM 컴퓨팅 시스템
|
| 10 |
10
제9 항에 있어서,상기 PIM 디바이스는 상기 PIM 트랜잭션이 완료되면 상기 오퍼랜드 레지스터 및 상기 구성 레지스터를 클리어하는 PIM 컴퓨팅 시스템
|
| 11 |
11
제1 항에 있어서, 상기 DMA 엔진은 상기 PIM 트랜잭션이 완료되면 라이트(Write) 리퀘스트를 제공하여 상기 PIM 트랜잭션이 완료된 상기 디스크립터에 완료 비트(Complete Bit)를 라이트하는 PIM 컴퓨팅 시스템
|
| 12 |
12
제1 항에 있어서,상기 DMA 엔진은 마지막의 상기 테일 디스크립터에 대한 상기 PIM 트랜잭션이 완료(Complete)되면 상기 CPU에 인터럽트(Interrupt) 신호를 제공하는 PIM 컴퓨팅 시스템
|
| 13 |
13
제1 항에 있어서, 상기 PIM 디바이스는,상기 오퍼랜드 주소 정보의 등록을 위한 오퍼랜드 레지스터, 상기 오피코드의 등록을 위한 구성(Configuration) 레지스터 및 디스크립터 주소 정보들이 등록된 디스크립터 레지스터를 포함하는 PIM 컨트롤 레지스터 세트를 포함하며, 주소 정보 및 명령 정보를 수신하고, 연산 제어 신호를 제공하는 PIM 인터페이스 유니트; 및상기 연산 제어 신호에 대응하여 상기 PIM 트랜잭션을 위한 상기 디스크립터 리퀘스트 및 상기 PIM 리퀘스트에 대응한 연산을 수행하고, 상기 PIM 리퀘스트에 의한 연산 결과를 제공하는 PIM 엔진;를 포함하며,상기 PIM 인터페이스 유니트는, 수신된 상기 주소 정보를 상기 오퍼랜드 주소 정보와 상기 디스크립터 주소 정보들과 비교함으로써 상기 디스크립터 리퀘스트와 상기 PIM 리퀘스트의 상기 명령 정보를 식별하고;상기 디스크립터 리퀘스트로 식별되면, 상기 DAM 엔진이 리드한 상기 디스크립터 정보에서 상기 오퍼랜드 주소 정보를 상기 오퍼랜드 레지스터에 등록하고 상기 오피코드를 상기 구성 레지스터에 등록하며;상기 PIM 리퀘스트로 식별되면, 상기 구성 레지스터에 등록된 상기 오퍼랜드 주소 정보 및 상기 오피코드를 이용하여 상기 PIM 트랜잭션의 실행을 위한 상기 연산 제어 신호를 제공하는 PIM 컴퓨팅 시스템
|
| 14 |
14
제13 항에 있어서, 상기 PIM 인터페이스 유니트는 상기 PIM 리퀘스트로 식별된 경우 상기 PIM 엔진과 상기 메모리 어레이의 데이터 경로를 형성하는 스위칭 회로를 더 포함하는 PIM 컴퓨팅 시스템
|
| 15 |
15
CPU가 PIM 연산의 오프로딩을 위하여 메모리 리퀘스트를 전송하여서 DMA 엔진에 현재(Current) 디스크립터 주소와 테일(Tail) 디스크립터 주소를 저장하는 단계;상기 PIM 연산 전, 상기 CPU가 상기 PIM 연산을 위한 모든 PIM 트랜잭션들을 DRAM의 메모리 어레이에 디스크립터들로서 저장하고 상기 DRAM의 PIM 디바이스에 디스크립터 주소 정보들을 등록하는 단계;상기 DMA 엔진이 상기 PIM 연산을 위하여 상기 현재 디스크립터 주소부터 마지막의 상기 테일 디스크립터 주소까지 순서대로 디스크립터를 선택하고, 선택된 디스크립터에 대한 디스크립터 리퀘스트를 제공하여 디스크립터 정보를 리드하는 단계;상기 DMA 엔진이 리드된 상기 디스크립터 정보에서 상기 오퍼랜드 주소 정보와 상기 오프 코드를 상기 PIM 디바이스에 제공하는 단계;상기 PIM 디바이스가 상기 디스크립터 리퀘스트를 식별하고 상기 DMA 엔진에서 제공되는 상기 오퍼랜드 주소 정보와 상기 오피코드를 등록하는 단계;상기 DMA 엔진이 리드된 상기 디스크립터 정보를 바탕으로 상기 PIM 트랜잭션을 발생시키는 상기 PIM 리퀘스트를 제공하는 단계;상기 PIM 디바이스가 상기 PIM 리퀘스트를 식별하고 등록된 상기 오퍼랜드 주소 정보와 상기 오피코드를 이용하여 상기 PIM 트랜잭션을 수행하는 단계; 및상기 현재 디스크립터 주소부터 마지막의 상기 테일 디스크립터 주소까지 상기 디스크립터들에 대하여 상기 디스크립터 리퀘스트와 상기 PIM 리퀘스트의 제공을 수행하여 상기 PIM 연산을 완료하는 단계;를 포함함을 특징으로 하는 PIM 컴퓨팅 시스템의 PIM 연산 오프로딩 방법
|
| 16 |
16
제15 항에 있어서,상기 메모리 어레이의 상기 디스크립터들 각각은 다음 디스크립터 주소(Next Descriptor Address), 상기 오퍼랜드 주소 정보, 트랜스퍼 사이즈(Transfer Size) 및 트랜스퍼 상태(Transfer status)를 포함하는 데이터 구조를 갖도록 설정되며, 그리고, 상기 트랜스퍼 상태는 상기 오피코드를 포함하도록 설정되는 PIM 컴퓨팅 시스템의 PIM 연산 오프로딩 방법
|
| 17 |
17
제16 항에 있어서, 상기 디스크립터 리퀘스트를 제공하기 위한 상기 디스크립터의 선택은 이전 디스크립터의 상기 다음 디스크립터 주소에 의해 수행되는 PIM 컴퓨팅 시스템의 PIM 연산 오프로딩 방법
|
| 18 |
18
제15 항에 있어서, 오퍼랜드 레지스터, 구성(Configuration) 레지스터 및 디스크립터 레지스터를 포함하는 PIM 컨트롤 레지스터 세트가 상기 PIM 디바이스에 세팅되며;상기 PIM 연산이 시작되기 전에 상기 CPU에서 제공되는 상기 디스크립터 주소 정보들이 상기 디스크립터 레지스터에 등록되고; 그리고, 상기 디스크립터 정보가 리드될 때, 상기 오퍼랜드 주소 정보가 상기 오퍼랜드 레지스터에 등록되며, 상기 오피코드가 상기 구성 레지스터에 등록되는 PIM 컴퓨팅 시스템의 PIM 연산 오프로딩 방법
|
| 19 |
19
제15 항에 있어서, 상기 PIM 디바이스는 상기 디스크립터 리퀘스트를 위하여 상기 DMA 엔진에서 선택된 디스크립터 주소와 등록된 상기 디스크립터 주소 정보를 비교함으로써 상기 PIM 디바이스가 디스크립터 리퀘스트을 식별하는 PIM 컴퓨팅 시스템의 PIM 연산 오프로딩 방법
|
| 20 |
20
제15 항에 있어서, 상기 PIM 디바이스는 상기 PIM 리퀘스트를 위하여 상기 DMA 엔진에서 제공된 오퍼랜드 주소 정보와 등록된 상기 오퍼랜드 주소 정보를 비교함으로써 상기 PIM 리퀘스트를 식별하는 PIM 컴퓨팅 시스템의 PIM 연산 오프로딩 방법
|
| 21 |
21
제20 항에 있어서, 상기 PIM 디바이스는 식별된 상기 PIM 리퀘스트에 대응하여 등록된 상기 오피코드에 따라 상기 PIM 트랜잭션을 실행하는 PIM 컴퓨팅 시스템의 PIM 연산 오프로딩 방법
|
| 22 |
22
제15 항에 있어서,상기 PIM 트랜잭션이 완료되면 등록된 상기 오퍼랜드 주소 정보와 상기 오피코드가 클리어되는 PIM 컴퓨팅 시스템의 PIM 연산 오프로딩 방법
|
