| 1 |
1
외부 신호를 수신하여 채널 로스(channel loss)를 복구해서 정제된 PAM-4 신호를 출력하는 아날로그 프론트 엔드,PAM-4 신호를 입력 받아 참고 전압과 비교하여 복원 신호를 생성하는 비교부, 그리고복원 신호를 입력 받아 데이터 및 클럭을 복원하는 복원부를 포함하되,상기 아날로그 프론트 엔드는,외부 신호의 모든 주파수 성분들의 진폭을 맞추는 등화기, 그리고상기 등화기의 출력 신호를 증폭하는 증폭기를 포함하는, 패턴 기반의 클럭 및 데이터 복원 회로를 이용하는 PAM-4 수신기
|
| 2 |
2
제 1 항에 있어서,상기 비교부는,클럭(clock)이 0도인 경우에 PAM-4 신호와 참고 전압(Vref)을 비교하는 제 1 위상 비교기,클럭(clock)이 90도인 경우에 PAM-4 신호와 참고 전압(Vref)을 비교하는 제 2 위상 비교기,클럭(clock)이 180도인 경우에 PAM-4 신호와 참고 전압(Vref)을 비교하는 제 3 위상 비교기, 그리고클럭(clock)이 270도인 경우에 PAM-4 신호와 참고 전압(Vref)을 비교하는 제 4 위상 비교기를 포함하는, 패턴 기반의 클럭 및 데이터 복원 회로를 이용하는 PAM-4 수신기
|
| 3 |
3
제 2 항에 있어서,상기 제 1 위상 비교기 내지 상기 제 4 위상 비교기는,0번 데이터 복원 값(DR0) 및 0번 데이터 복원 반대 값(DR0B)을 출력하는 VH 비교기,양극 전압(VP)과 음극 전압(VN)의 신호 차동 전압과 참고 저전압(VL)을 이용하여 1번 데이터 복원 값(DR1) 및 1번 데이터 복원 반대 값(DR1B)을 출력하는 VL 비교기,양극 전압(VP)과 음극 전압(VN)의 신호 차동 전압과 참고 중고압(VHM)을 이용하여 제 1 정측 전환 신호, 제 1 부측 전환 신호, 0번 클럭 복원 값(CR0) 및 0번 클럭 복원 반대 값(CR0B)을 출력하는 VHM 비교기, 양극 전압(VP)과 음극 전압(VN)의 신호 차동 전압과참고 중저압(VLM)을 이용하여 제 2 정측 전환 신호, 제 2 부측 전환 신호, 1번 클럭 복원 값(CR1) 및 1번 클럭 복원 반대 값(CR1B)을 출력하는 VLM 비교기, 그리고상기 VHM 비교기의 제 1 정측 전환 신호 및 제 1 부측 전환 신호 그리고 상기 VLM 비교기의 제 2 정측 전환 신호 및 제 2 부측 전환 신호를 이용하여 2번 데이터 복원 값(DR2)를 출력하는 시간 기반 해독기를 포함하는, 패턴 기반의 클럭 및 데이터 복원 회로를 이용하는 PAM-4 수신기
|
| 4 |
4
제 3 항에 있어서,상기 VH 비교기는,양극 전압(VP)과 음극 전압(VN)의 신호 차동 전압과 참고 고전압(VH)을 비교하여 정측 출력 1 또는 0에 해당하는 신호를 출력하고, 부측 출력측에 0 또는 1에 해당하는 신호를 출력하는 VH 내부 비교기,상기 VH 내부 비교기의 정측 출력측의 신호를 입력 받아 위상을 전환하는 제 1 위상 인버터,상기 제 1 위상 인버터의 신호를 입력 받아 위상을 전환하는 제 2 위상 인버터,상기 VH 내부 비교기의 부측 출력측의 신호를 입력 받아 위상을 전환하는 제 3 위상 인버터,상기 제 2 위상 인버터의 신호를 입력 받아 위상을 전환하는 제 4 위상 인버터, 그리고상기 제 2 위상 인버터의 출력 신호 및 상기 제 4 위상 인버터의 출력 신호를 입력 받아 0 또는 1을 출력하는 SR 래치를 포함하고,상기 VL 비교기는,양극 전압(VP)과 음극 전압(VN)의 신호 차동 전압과 참고 저전압(VL)을 비교하여 정측 출력 1 또는 0에 해당하는 신호를 출력하고, 부측 출력측에 0 또는 1에 해당하는 신호를 출력하는 VL 내부 비교기,상기 내부 비교기의 정측 출력측의 신호를 입력 받아 위상을 전환하는 제 1 위상 인버터,상기 제 1 위상 인버터의 신호를 입력 받아 위상을 전환하는 제 2 위상 인버터,상기 내부 비교기의 부측 출력측의 신호를 입력 받아 위상을 전환하는 제 3 위상 인버터,상기 제 2 위상 인버터의 신호를 입력 받아 위상을 전환하는 제 4 위상 인버터, 그리고상기 제 2 위상 인버터의 출력 신호 및 상기 제 4 위상 인버터의 출력 신호를 입력 받아 0 또는 1을 출력하는 SR 래치를 포함하는,패턴 기반의 클럭 및 데이터 복원 회로를 이용하는 PAM-4 수신기
|
| 5 |
5
제 3 항에 있어서, 상기 VHM 비교기는,양극 전압(VP)과 음극 전압(VN)의 신호 차동 전압과 참고 중고압(VHM)을 비교하여 정측 출력 1 또는 0에 해당하는 신호를 출력하고, 부측 출력측에 0 또는 1에 해당하는 신호를 출력하는 VHM 내부 비교기,상기 VHM 내부 비교기의 정측 출력측의 신호를 입력 받아 위상을 전환하여 제 1 정측 전환 신호를 출력하는 제 1 위상 인버터,제 1 정측 전환 신호를 입력 받아 위상을 전환하는 제 2 위상 인버터,상기 VHM 내부 비교기의 부측 출력측의 신호를 입력 받아 위상을 전환하여 제 1 부측 전환 신호를 출력하는 제 3 위상 인버터,제 1 부측 전환 신호를 입력 받아 위상을 전환하는 제 4 위상 인버터, 그리고상기 제 2 위상 인버터의 출력 신호 및 상기 제 4 위상 인버터의 출력 신호를 입력 받아 0 또는 1을 출력하는 SR 래치를 포함하고,상기 VLM 비교기는,양극 전압(VP)과 음극 전압(VN)의 신호 차동 전압과 참고 중고압(VLM)을 비교하여 정측 출력 1 또는 0에 해당하는 신호를 출력하고, 부측 출력측에 0 또는 1에 해당하는 신호를 출력하는 VLM 내부 비교기,상기 VLM 내부 비교기의 정측 출력측의 신호를 입력 받아 위상을 전환하여 제 2 정측 전환 신호를 출력하는 제 1 위상 인버터,제 1 정측 전환 신호를 입력 받아 위상을 전환하는 제 2 위상 인버터,상기 VLM 내부 비교기의 부측 출력측의 신호를 입력 받아 위상을 전환하여 제 2 부측 전환 신호를 출력하는 제 3 위상 인버터,제 1 부측 전환 신호를 입력 받아 위상을 전환하는 제 4 위상 인버터, 그리고상기 제 2 위상 인버터의 출력 신호 및 상기 제 4 위상 인버터의 출력 신호를 입력 받아 0 또는 1을 출력하는 SR 래치를 포함하는, 패턴 기반의 클럭 및 데이터 복원 회로를 이용하는 PAM-4 수신기
|
| 6 |
6
제 5 항에 있어서, 상기 시간 기반 해독기는,제 1 정측 전환 신호, 제 1 부측 전환 신호, 제 2 정측 전환 신호, 그리고 제 1 부측 전환 신호를 입력 받고,제 1 정측 전환 신호 및 제 1 부측 전환 신호의 차이에 따른 전류량과 제 2 정측 전환 신호 및 제 2 부측 전환 신호의 차이에 따른 전류량의 차이를 이용하여 2번 데이터 복원 값(DR2)을 출력하는, 패턴 기반의 클럭 및 데이터 복원 회로를 이용하는 PAM-4 수신기
|
| 7 |
7
제 1 항에 있어서, 상기 복원부는,상기 제 1 위상 비교기 내지 상기 제 4 위상 비교기로부터 데이터 복원 값(DR0, DR1 및 DR2)를 입력 받아 데이터(data)를 복원하는 데이터 복원부, 및상기 제 1 위상 비교기 내지 상기 제 4 위상 비교기로부터 클럭 복원 값(CR0 및 CR1)을 입력 받아 클럭(clock)을 복원하는 클럭 복원부,를 포함하는,패턴 기반의 클럭 및 데이터 복원 회로를 이용하는 PAM-4 수신기
|
| 8 |
8
제 7 항에 있어서, 상기 데이터 복원부는,제 1 위상 비교기의 제 1 복원 신호를 입력 받아 데이터를 복원할 수 있는 제 1 데이터 복원기,제 2 위상 비교기의 제 2 복원 신호를 입력 받아 데이터를 복원할 수 있는 제 2 데이터 복원기,제 3 위상 비교기의 제 3 복원 신호를 입력 받아 데이터를 복원할 수 있는 제 3 데이터 복원기, 그리고 제 4 위상 비교기의 제 4 복원 신호를 입력 받아 데이터를 복원할 수 있는 제 4 데이터 복원기를 포함하되,상기 제 1 데이터 복원기 내지 상기 제 4 데이터 복원기는,NAND 게이트를 이용하여 데이터(data)를 복원하는, 패턴 기반의 클럭 및 데이터 복원 회로를 이용하는 PAM-4 수신기
|
| 9 |
9
제 7 항에 있어서, 상기 클럭 복원부는,0번 클럭 복원 값(CR0), 1번 클럭 복원 값(CR1), 복원된 데이터의 첫번째 값(DOUT1), 그리고 복원된 데이터의 두번째 값(DOUT0)을 이용하여 클럭 조정 신호를 생성하는 투표기, 그리고클럭 조정 신호를 입력 받아 조정된 클럭을 생성하는 발진기,를 포함하는,패턴 기반의 클럭 및 데이터 복원 회로를 이용하는 PAM-4 수신기
|
| 10 |
10
제 9 항에 있어서, 상기 투표기는, 연속하는 3개의 타이밍에 대해 4가지 상승 패턴 및 4가지 하강 패턴를 찾아내고, 4가지 상승 패턴 및 4가지 하강 패턴을 이용하여 early 신호, late 신호, 및 패턴 없음 신호를 생성하는 패턴부, 그리고상기 패턴부가 생성한 early 신호, late 신호, 및 패턴 없음 신호 중에서 과반수를 차지하는 신호를 기준으로 클럭 조정 신호를 생성하는 보팅부를 포함하는, 패턴 기반의 클럭 및 데이터 복원 회로를 이용하는 PAM-4 수신기
|
