| 1 |
1
등화기 송신기에 있어서,입력 데이터를 기 설정된 인코딩 식에 기초하여 인코딩(encoding)하는 인코딩부;상기 인코딩부의 결과 값에 기초하여, 상기 입력 데이터가 1에서 0으로 바뀔 때, 출력 신호에 대한 마이너스 차지를 생성하는 마이너스 차지부;상기 인코딩부의 결과 값에 기초하여, 상기 입력 데이터가 0에서 1로 바뀔 때, 상기 출력 신호에 대한 플러스 차지를 생성하는 플러스 차지부; 및상기 입력 데이터의 상기 출력 신호에 상기 마이너스 차지 및/또는 상기 플러스 차지를 결합한 송신 신호를 수신단에 송신하는 신호 송신부를 포함하고,상기 송신 신호가 상기 출력 신호보다 큰 전압 스윙을 갖도록, 상기 수신단은 입력 전원과 연결된 종단 저항을 포함하는, 등화기 송신기
|
| 2 |
2
제1항에 있어서,상기 인코딩부는 DDR(double data rate) 인터페이스를 포함하고,상기 인코딩부는: 상기 DDR 인터페이스를 통해 상기 입력 데이터 중 연속된 데이터들을 식별하고, 상기 식별한 데이터들의 값에 기반하여, 상기 입력 데이터를 인코딩하는, 등화기 송신기
|
| 3 |
3
제2항에 있어서,상기 인코딩부는 복수 개의 AND 게이트를 포함하는, 등화기 송신기
|
| 4 |
4
제2항에 있어서,상기 플러스 차지부는 상기 입력 전원과 연결된 제1 PMOS 및 상기 제1 PMOS와 연결된 제1 캐패시터를 포함하고,상기 마이너스 차지부는, 상기 입력 전원과 연결된 제2 PMOS 및 상기 제2 PMOS와 연결된 제2 캐패시터를 포함하는, 등화기 송신기
|
| 5 |
5
제4항에 있어서,상기 플러스 차지부는, 상기 입력 데이터 중 연속된 데이터들이 동일한 경우, 상기 제1 PMOS를 이용하여 상기 제1 캐패시터를 상기 입력 전원의 전압 값과 동일한 제1 전압으로 프리 차지(pre-charge)시키고,상기 마이너스 차지부는, 상기 입력 데이터 중 연속된 데이터들이 동일한 경우, 상기 제2 PMOS를 이용하여 상기 제2 캐패시터를 상기 제1 전압으로 프리 차지시키는, 등화기 송신기
|
| 6 |
6
제5항에 있어서,상기 신호 송신부는 상기 제1 전압과 동일한 공급 전압을 입력 받아, 상기 출력 신호보다 큰 전압 스윙으로 상기 송신 신호를 송신하는 등화기 송신기
|
| 7 |
7
제5항에 있어서,상기 마이너스 차지부는, 상기 입력 데이터가 1에서 0으로 바뀔 때, 상기 제2 캐패시터에 프리 차지된 상기 제1 전압을 이용하여, 상기 출력 신호에 대한 상기 마이너스 차지를 생성하고,상기 플러스 차지부는, 상기 입력 데이터가 0에서 1으로 바뀔 때, 상기 제1 캐패시터에 프리 차지된 상기 제1 전압을 이용하여, 상기 출력 신호에 대한 상기 플러스 차지를 생성하는, 등화기 송신기
|
| 8 |
8
제1항에 있어서,상기 신호 송신부로부터 전달받은 상기 송신 신호를 상기 수신단에 전달하기 위해, 상기 신호 송신부와 상기 수신단을 연결하는 PCB 채널부를 더 포함하는, 등화기 송신기
|
| 9 |
9
등화기 송신기의 동작 방법에 있어서,입력 데이터를 기 설정된 인코딩 식에 기초하여 인코딩하는 단계;상기 인코딩의 결과 값에 기초하여, 출력 신호에 대한 마이너스 차지 또는 플러스 차지를 생성하는 단계; 및상기 입력 데이터의 상기 출력 신호에 상기 마이너스 차지 및/또는 상기 플러스 차지를 결합한 송신 신호를 수신단에 송신하는 단계를 포함하고,상기 송신 신호가 상기 출력 신호보다 큰 전압 스윙을 갖도록, 상기 수신단은 입력 전원과 연결된 종단 저항을 포함하는, 등화기 송신기의 동작 방법
|
| 10 |
10
제9항에 있어서,상기 입력 데이터를 인코딩하는 단계는,DDR 인터페이스를 이용하여 상기 입력 데이터 중 연속된 데이터들을 식별하는 단계; 및식별한 상기 연속된 데이터들의 값에 기반하여, 상기 입력 데이터를 인코딩하는 단계를 더 포함하는, 등화기 송신기의 동작 방법
|
