| 1 |
1
기저장된 가중치와, 다중 비트 입력 데이터에 대응하는 제 1 아날로그 전압에 대한 MAC(Multiply-Accumulate) 연산을 수행하는 아날로그 곱셈 유닛을 포함하는 메모리 셀 어레이; 및상기 다중 비트 입력 데이터를 상기 아날로그 곱셈 유닛에 인가하는 드라이버;를 포함하고, 상기 아날로그 곱셈 유닛은, 상기 다중 비트 입력 데이터를 상기 제 1 아날로그 전압으로 변환하기 위한 디지털-아날로그 변환기;를 포함하는, 컴퓨팅 인 메모리 장치
|
| 2 |
2
제 1 항에 있어서, 상기 아날로그 곱셈 유닛은, 상기 다중 비트 입력 데이터의 비트 수에 대응하는 복수의 로컬 어레이들;을 포함하고, 상기 복수의 로컬 어레이들 각각은, 가중치를 저장하는 메모리 셀, 및 상기 디지털-아날로그 변환기를 구성하는 주변 회로를 포함하는, 컴퓨팅 인 메모리 장치
|
| 3 |
3
제 2 항에 있어서, 상기 복수의 로컬 어레이들 중 상기 다중 비트 입력 데이터의 제 1 자릿수에 대응하는 로컬 어레이의 개수와 제 2 자릿수에 대응하는 로컬 어레이의 개수는 서로 다른, 컴퓨팅 인 메모리 장치
|
| 4 |
4
제 3 항에 있어서, 상기 아날로그 곱셈 유닛은, 상기 다중 비트 입력 데이터의 각 자릿수에 대응하는 로컬 어레이의 주변 회로를 통해, 상기 다중 비트 입력 데이터의 각 자릿수에 대응하는 비트 값을 각각 인가받는, 컴퓨팅 인 메모리 장치
|
| 5 |
5
제 4 항에 있어서, 상기 디지털-아날로그 변환기는, 서로 다른 자릿수에 속하는 주변 회로들이 전기적으로 분리된 상태에서 상기 다중 비트 입력 데이터가 인가되면, 상기 서로 다른 자릿수에 속하는 주변 회로들을 전기적으로 연결하여 상기 다중 비트 입력 데이터를 상기 제 1 아날로그 전압으로 변환하는, 컴퓨팅 인 메모리 장치
|
| 6 |
6
제 5 항에 있어서, 상기 아날로그 곱셈 유닛은, 상기 드라이버로부터 상기 메모리 셀에 기저장된 가중치를 독출하기 위한 제어 신호가 인가되면, 상기 메모리 셀에 기저장된 가중치와 상기 제 1 아날로그 전압의 곱셈 연산을 수행하는, 컴퓨팅 인 메모리 장치
|
| 7 |
7
제 6 항에 있어서, 상기 아날로그 곱셈 유닛은, 상기 복수의 로컬 어레이 각각에서 수행된 상기 곱셈 연산 결과들을 누적 연산하고, 상기 누적 연산 결과를 제 2 아날로그 전압으로 출력하는, 컴퓨팅 인 메모리 장치
|
| 8 |
8
제 7 항에 있어서, 상기 제 2 아날로그 전압을 디지털 값으로 변환하기 위한 아날로그-디지털 변환기;를 포함하는 컴퓨팅 인 메모리 장치
|
| 9 |
9
제 6 항에 있어서, 상기 드라이버는, 연산 워드 라인을 통해 상기 아날로그 곱셈 유닛에 상기 제어 신호를 인가하고, 상기 연산 워드 라인과는 별도의 입력 라인을 통해 상기 디지털-아날로그 변환기에 상기 다중 비트 입력 데이터를 인가하는, 컴퓨팅 인 메모리 장치
|
| 10 |
10
제 2 항에 있어서, 상기 메모리 셀은, SRAM(Static Random Access Memory) 셀인, 컴퓨팅 인 메모리 장치
|
