전송수단(HBUS)을 통해 연결된 다수의 ASIC을 포함하여 구성된 장치에 적용되어 ASIC간의 장애를 검출하는 회로에 있어서,

장애검출 대상이 되는 ASIC의 입력단에 설치되어 상기 전송수단(HBUS)내 B1 바이트를 기점으로 한 주기동안의 BIP를 계산하여 출력하는 제1 BIP 생성수단과,

상기 BIP 생성수단과 병렬로 연결되어 상기 제1 BIP 생성수단으로 입력되는 한 주기동안의 BIP값과 비교해 보기 위해 앞단의 ASIC에서 생성되어 삽입된 SDH 오버헤드중 B1 바이트를 추출하는 BIP 추출수단과,

상기 BIP 생성수단과 BIP 추출수단에서 전달되어 온 값들을 단순 비교하여 검출결과신호를 외부의 중앙제어장치(CPU)로 전달하는 BIP비교수단과,

장애검출 대상이 되는 ASIC의 출력단에 설치되어 다음단 ASIC과의 HBUS 신호 무결성을 검사하기 위해, B1 바이트를 기준으로 한주기 내의 HBUS내 모든 바이트에 대해 BIP를 계산하여 출력하는 제2 BIP 생성수단, 및

상기 제2 BIP 생성수단에서 생성된 결과를 전송수단(HBUS)내 B1 바이트 위치에 단순 삽입하는 BIP 삽입수단 을 포함하는 것을 특징으로 하는 ASIC간 장애검출회로