| 1 |
1
제1군의 화소들이 배치된 폴딩 영역;제2군의 화소들이 배치된 비폴딩 영역; 및상기 폴딩 영역에 배치되어 상기 제1군의 화소들을 제어하며, 소스, 반도체층 및 드레인에 의해 정의되는 직선 벡터는 동일한 방향으로 배치된 다수의 박막 트랜지스터를 포함하는 어레이 기판
|
| 2 |
2
제1항에 있어서, 상기 폴딩 영역은 제1기준선을 축으로 폴딩하며, 상기 벡터가 상기 제1기준선과 평행하도록 상기 박막 트랜지스터가 배치된 어레이 기판
|
| 3 |
3
제1항에 있어서, 상기 폴딩 영역은 제2기준선을 기준으로 폴딩하며, 상기 벡터가 상기 제2기준선과 수직을 이루도록 상기 박막 트랜지스터가 배치된 어레이 기판
|
| 4 |
4
제1항에 있어서, 상기 폴딩 영역의 박막 트랜지스터의 소스 및 드레인에 의해 정의되는 채널 영역에서의 소스-드레인 간격은 상기 비폴딩 영역의 박막 트랜지스터의 채널 영역에서의 소스-드레인 간격보다 더 긴, 어레이 기판
|
| 5 |
5
제 1항에 있어서, 상기 폴딩 영역의 박막 트랜지스터의 소스 및 드레인에 의해 정의되는 채널 영역의 폭은 상기 비폴딩 영역의 박막 트랜지스터의 채널 영역의 폭보다 짧은, 어레이 기판
|
| 6 |
6
제1군의 화소들이 배치되며, 상기 제1군의 화소들을 제어하는 제1군의 박막 트랜지스터가 배치된 폴딩 영역; 및 제2군의 화소들이 배치되며, 상기 제2군의 화소들을 제어하는 제2군의 박막 트랜지스터가 배치된 비폴딩 영역을 포함하며, 상기 제1군의 박막 트랜지스터 각각의 소스, 반도체층 및 드레인에 의해 정의되는 직선 벡터들 간의 편차는 상기 제2군의 박막 트랜지스터 각각의 소스, 반도체층 및 드레인에 의해 정의되는 직선 벡터들 간의 편차보다 작은, 어레이 기판
|
| 7 |
7
제6항에 있어서, 상기 폴딩 영역은 제1기준선을 축으로 폴딩하며, 상기 제1군의 박막 트랜지스터의 벡터는 상기 제1기준선과 평행하게 배치된 어레이 기판
|
| 8 |
8
제6항에 있어서, 상기 폴딩 영역은 제2기준선을 기준으로 폴딩하며, 상기 제1군의 박막 트랜지스터의 벡터는 상기 제1기준선과 수직으로 배치된 어레이 기판
|
| 9 |
9
제6항에 있어서, 상기 제1군의 박막 트랜지스터의 소스 및 드레인에 의해 정의되는 채널 영역에서의 소스-드레인 간격은 상기 제2군의 박막 트랜지스터의 채널 영역에서의 소스-드레인 간격보다 더 긴, 어레이 기판
|
| 10 |
10
제1군의 화소들이 배치된 폴딩 영역과, 제2군의 화소들이 배치된 비폴딩 영역과, 상기 폴딩 영역 및 상기 비폴딩 영역에 배치되는 제1배선 및 제2배선과, 상기 제1배선 및 상기 제2배선에 인가된 신호에 의해 제어되며, 상기 폴딩 영역에 배치되어 상기 제1군의 화소들을 제어하며, 소스, 반도체층 및 드레인에 의해 정의되는 직선 벡터는 동일한 방향으로 배치된 다수의 박막 트랜지스터가 배치된 어레이 기판을 포함하는 표시패널; 및 상기 제1배선 및 상기 제2배선을 제어하는 제어부를 포함하는 표시장치
|
| 11 |
11
제10항에 있어서, 상기 폴딩 영역은 제1기준선을 기준으로 폴딩하며, 상기 벡터가 상기 제1기준선과 평행하도록 상기 박막 트랜지스터가 배치된 표시장치
|
| 12 |
12
제10항에 있어서, 상기 폴딩 영역은 제2기준선을 기준으로 폴딩하며, 상기 벡터가 상기 제2기준선과 수직을 이루도록 상기 박막 트랜지스터가 배치된 표시장치
|
