| 1 |
1
서로 마주하는 제 1 기판과 제 2 기판;상기 제 1 기판 위에 형성되는 판 형태의 제 1 전극;상기 제 1 전극이 형성된 제 1 기판에 형성되는 절연막;상기 절연막상에 상기 제 1 전극과 서로 중첩하여 형성되고, 서로 이격되어 일정한 방향으로 나란하게 뻗어 있는 그리드 형태의 제 2 전극;상기 제 2 기판 위에 형성되어 있는 판 형태의 제 3 전극;상기 제 1 기판과 제 2 기판 사이에 주입되어 있으며, 복수의 액정 분자로 이루어진 액정층;을 포함하고,단위 화소 내에서 상기 제 2 전극이 제 1 데이터 라인들(D1L1~D1Ln)에 연결되는 박막 트랜지스터와 제 2 데이터 라인들(D2L1~D2Ln)에 연결되는 다른 박막 트랜지스터에 연결되어,제 1 구간 내에 상기 제 1 구간보다 짧은 구간인 제 2 구간 동안 기준계조전압(Vref)보다 높은 전압(Vh)을 제 1 데이터 라인들(D1L1~D1Ln)에 인가하고, 상기 제 1 구간 이후에 기준계조전압(Vref)을 제 2 데이터 라인들(D2L1~D2Ln)에 데이터 전압으로 인가하는 것을 특징으로 하는 고속응답 특성을 갖는 액정표시장치
|
| 2 |
2
삭제
|
| 3 |
3
제 1 항에 있어서, 상기 제 2 전극의 폭과 간격은 10㎛ 보다 작은 것을 특징으로 하는 고속응답 특성을 갖는 액정표시장치
|
| 4 |
4
제 1 항에 있어서, 상기 액정 분자는 양의 유전율 이방성을 가지고,상기 액정층에 전기장이 가해지지 않았을 때, 상기 제 1 기판과 상기 제 2 기판 사이의 액정 분자들은 기판의 표면과 나란하게 배열되는 것을 특징으로 하는 고속응답 특성을 갖는 액정표시장치
|
| 5 |
5
제 1 항에 있어서, 상기 제 1 기판의 외부에 부착되어 있는 제 1 편광판,상기 제 2 기판의 외부에 부착되어 있는 제 2 편광판을 더 포함하고,액정층에 전기장이 가해지지 않았을 때, 기판의 표면과 나란하게 배열한 액정 분자의 장축은 상기 제 1 편광판 또는 제 2 편광판의 편광축과 나란하게 배열되는 것을 특징으로 하는 고속응답 특성을 갖는 액정표시장치
|
| 6 |
6
제 5 항에 있어서, 상기 제 1 기판의 표면과 나란하게 배열한 액정 분자의 장축의 방향은 상기 제 2 전극과 일정한 각도로 이루어진 것을 특징으로 하는 고속응답 특성을 갖는 액정표시장치
|
| 7 |
7
제 5 항에 있어서, 액정표시장치는 전기장이 가해지지 않았을 때, 블랙을 표시하는 것을 특징으로 하는 고속응답 특성을 갖는 액정표시장치
|
| 8 |
8
제 1 항에 있어서, 상기 제 1 전극에 공통 전압을 인가하고, 상기 제 2 전극에 데이터 전압을 인가하여 수평 전계를 형성하고, 상기 제 1 전극 및 제 3 전극에 공통 전압을 인가하여 수직 전계를 형성하는 것을 특징으로 하는 고속응답 특성을 갖는 액정표시장치
|
| 9 |
9
제 8 항에 있어서, 상기 제 1 전극과 제 3 전극 사이에 일정한 크기의 펄스 전압을 일정 시간 T1 동안 인가하고, 상기 제 2 전극에 표시하고자 하는 계조에 상응하는 전압보다 높은 전압을 일정시간 T2 (T2003c#T1) 동안 인가하고 다시 계조에 상응하는 데이터 전압을 인가하는 것을 특징으로 하는 고속응답 특성을 갖는 액정표시장치
|
| 10 |
10
제 9 항에 있어서, 상기 제 1 전극과 제 3 전극 사이에 일정한 크기의 펄스 전압과 상기 제 1 전극과 제 2 전극 사이에 인가되는 전압과의 타이밍 제어를 통하여 구동이 이루어지는 것을 특징으로 하는 고속응답 특성을 갖는 액정표시장치
|
| 11 |
11
제 9 항에 있어서, 상기 제 1 전극과 제 3 전극 사이에 일정한 크기의 펄스 전압과 상기 제 1 전극과 제 2 전극 사이에 인가되는 전압과의 타이밍 제어를 위해,화소 내 복수의 박막 트랜지스터가 서로 다른 데이터선과 연결되는 구조를 갖고, 어느 하나의 화소의 박막 트랜지스터의 게이트 단자와 그에 인접한 다른 화소의 박막 트랜지스터의 게이트 단자는 같은 게이트 라인에 연결되는 것을 특징으로 하는 고속응답 특성을 갖는 액정표시장치
|
| 12 |
12
서로 마주하는 제 1 기판과 제 2 기판과,상기 제 1 기판 위에 형성되는 판 형태의 제 1 전극과,상기 제 1 전극이 형성된 제 1 기판에 형성되는 절연막과, 상기 절연막상에 상기 제 1 전극과 서로 중첩하여 형성되고, 서로 이격되어 일정한 방향으로 나란하게 뻗어 있는 그리드 형태의 제 2 전극과, 상기 제 2 기판 위에 형성되어 있는 판 형태의 제 3 전극과, 상기 제 1 기판과 제 2 기판 사이에 주입되어 있으며, 복수의 액정 분자로 이루어진 액정층;을 포함하고, 단위 화소 내에서 상기 제 2 전극이 제 1 데이터 라인들(D1L1~D1Ln)에 연결되는 박막 트랜지스터와 제 2 데이터 라인들(D2L1~D2Ln)에 연결되는 다른 박막 트랜지스터에 연결되는 액정 표시 패널;액정 표시 패널을 구동하기 위한 구동전압들을 생성하는 전압 발생부;액정 표시 패널을 구동하기 위한 데이터 전압을 인가하는 데이터 구동부;액정 표시 패널을 구동하기 위한 게이트 신호를 인가하는 게이트 구동부;제 1 또는 제 2 공통전압(Vcom1, Vcom2) 레벨을 갖는 공통전압 펄스를 생성하여 인가하는 공통전극 구동부;상기 제 1 전극과 제 3 전극 사이에 일정한 크기의 펄스 전압과 상기 제 1 전극과 제 2 전극 사이에 인가되는 전압과의 타이밍 제어를 위한 타이밍 제어부;를 포함하고,제 1 구간 내에 상기 제 1 구간보다 짧은 구간인 제 2 구간 동안 기준계조전압(Vref)보다 높은 전압(Vh)을 제 1 데이터 라인들(D1L1~D1Ln)에 인가하고, 상기 제 1 구간 이후에 기준계조전압(Vref)을 제 2 데이터 라인들(D2L1~D2Ln)에 데이터 전압으로 인가하는 것을 특징으로 하는 고속응답 특성을 갖는 액정표시장치
|
| 13 |
13
제 12 항에 있어서, 상기 전압 발생부는, 화소전압 생성을 위한 기준계조전압(Vref)과 계조전압보다 높은 전압(Vh)를 생성하여 상기 데이터 구동부에 제공하고,게이트 온 전압(Von) 및 게이트 오프 전압(Voff)을 생성하여 상기 게이트 구동부에 제공하는 것을 특징으로 하는 고속응답 특성을 갖는 액정표시장치
|
| 14 |
14
제 12 항에 있어서, 상기 전압 발생부는, 제 1 기판에 형성된 제 1 전극에 인가되는 제 1 공통전압(Vcom1) 및 제 2 기판에 형성된 제 3 전극에 인가되는 제 2 공통전압(Vcom2)을 생성하여 상기 공통전극 구동부에 제공하는 것을 특징으로 하는 고속응답 특성을 갖는 액정표시장치
|
| 15 |
15
삭제
|
| 16 |
16
제 12 항에 있어서, 상기 공통전극 구동부는 상기 제 2 기판에 형성된 제 3 전극과 전기적으로 연결되고,상기 타이밍 제어부의 제어에 의해 상기 전압 발생부로부터 제공받은 제 1 또는 제 2 공통전압(Vcom1, Vcom2) 레벨을 갖는 공통전압 펄스를 생성하여 상기 제 3 전극에 제공하는 것을 특징으로 하는 고속응답 특성을 갖는 액정표시장치
|
