| 1 |
1
에지를 판단하고자 하는 중심 픽셀에 대한 데이터 정보를 커패시터에 저장하고, 상기 커패시터에 저장된 상기 중심 픽셀에 대한 데이터 정보를 출력하는 중심 픽셀 데이터 저장부; 및상기 중심 픽셀을 중심으로 배치된 주변 픽셀에 대한 데이터 정보를 커패시터에 저장하고, 상기 커패시터에 저장된 상기 주변 픽셀에 대한 데이터 정보를 출력하는 주변 픽셀 데이터 저장부를 포함하고,상기 중심 픽셀 데이터 저장부에 의해 출력된 중심 픽셀 데이터 정보를 상기 주변 픽셀 데이터 저장부에 의해 출력된 주변 픽셀 데이터 정보와 비교하여 상기 중심 픽셀의 에지 여부를 판단하는 것이며,상기 주변 픽셀은 상기 중심 픽셀을 중심으로 좌우 대각 방향에 위치하는 제1 주변 픽셀 및 제2 주변 픽셀을 포함하고,상기 주변 픽셀 데이터 저장부는,상기 제1 주변 픽셀에 대해 리셋 신호 또는 시그널 신호를 인가하는 제1 주변 픽셀 입력 단자; 상기 제2 주변 픽셀에 대해 리셋 신호 또는 시그널 신호를 인가하는 제2 주변 픽셀 입력 단자; 상기 제1 주변 픽셀 입력 단자에서 인가된 리셋 신호 또는 시그널 신호를 저장하는 제1 커패시터; 상기 제2 주변 픽셀 입력 단자에서 인가된 리셋 신호 또는 시그널 신호를 저장하는 제2 커패시터; 기준전압 입력단자와 연결되고, 스위칭 동작에 의해 상기 제1 커패시터와 상기 제2 커패시터에 기준전압을 제공하는 제1 스위치; 및 상기 제1 커패시터와 상기 제2 커패시터에 연결되고, 스위칭 동작에 의해 상기 제1 커패시터와 상기 제2 커패시터에 저장된 값을 출력하는 제2 스위치를 포함하는 에지검출회로
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
제1항에 있어서, 상기 중심 픽셀 데이터 저장부는,상기 중심 픽셀에 대한 시그널 신호를 저장하고 출력하는 시그널 정보 저장부; 및상기 중심 픽셀에 대한 리셋 신호를 저장하고 출력하는 리셋 정보 저장부를 포함하는 에지검출회로
|
| 5 |
5
제4항에 있어서, 상기 시그널 정보 저장부는,상기 중심 픽셀에 대해 시그널 신호를 인가하는 시그널 신호 입력단자;상기 시그널 신호 입력단자와 연결된 제3 스위치;상기 시그널 신호 입력단자에서 인가된 시그널 신호를 저장하는 제3 커패시터;기준전압 입력 단자와 연결되고, 스위칭 동작에 의해 상기 제3 커패시터에 기준전압을 제공하는 제4 스위치; 및상기 제3 커패시터와 연결되고, 스위칭 동작에 의해 상기 제3 커패시터에 저장된 값을 출력하는 제5 스위치를 포함하는 에지검출회로
|
| 6 |
6
제4항에 있어서, 상기 리셋 정보 저장부는,상기 중심 픽셀에 대해 리셋 신호를 인가하는 제1 리셋 신호 입력단자 및 제2 리셋 신호 입력단자;상기 제1 리셋 신호 입력단자와 연결된 제6 스위치;상기 제2 리셋 신호 입력단자와 연결된 제7 스위치;기준전압 입력단자와 연결되고, 상기 제6 스위치의 스위칭 동작에 의해 상기 제1 리셋 신호 입력단자에서 인가된 리셋 신호를 저장하는 제4 커패시터;기준전압 입력단자와 연결되고, 상기 제7 스위치의 스위칭 동작에 의해 상기 제2 리셋 신호 입력단자에서 인가된 리셋 신호를 저장하는 제5 커패시터;상기 제4 커패시터와 연결되고, 스위칭 동작에 의해 상기 제4 커패시터에 저장된 값을 출력하는 제8 스위치; 및상기 제5 커패시터와 연결되고, 스위칭 동작에 의해 상기 제5 커패시터에 저장된 값을 출력하는 제9 스위치를 포함하는 에지검출회로
|
| 7 |
7
제1항에 있어서,상기 중심 픽셀에 대한 데이터 정보를 저장하는 커패시터의 용량은 상기 주변 픽셀에 대한 데이터 정보를 저장하는 커패시터 용량의 두 배의 용량을 갖는 것인 에지검출회로
|
| 8 |
8
에지를 판단하고자 하는 중심 픽셀 및 상기 중심 픽셀을 중심으로 배치된 주변 픽셀에 대한 리셋 신호를 각각 저장하는 단계;상기 주변 픽셀에 대한 시그널 신호를 인가하는 단계;상기 주변 픽셀에 상기 저장된 리셋 신호와 상기 시그널 신호를 출력하는 단계;상기 중심 픽셀에 상기 저장된 리셋 신호와 기 저장된 시그널 신호를 출력하는 단계; 및상기 중심 픽셀에 출력된 출력값과 상기 주변 픽셀에 출력된 출력값을 이용하여 에지 여부를 판단하는 단계를 포함하고,상기 주변 픽셀은 상기 중심 픽셀을 중심으로 좌우 대각 방향에 위치하는 제1 주변 픽셀 및 제2 주변 픽셀을 포함하며,상기 제1 주변 픽셀의 리셋 신호 또는 시그널 신호를 저장하는 제1 커패시터; 상기 제2 주변 픽셀의 리셋 신호 또는 시그널 신호를 저장하는 제2 커패시터; 상기 중심 픽셀의 시그널 신호를 저장하는 제3 커패시터; 및 상기 중심 픽셀의 리셋 신호를 저장하는 제4 커패시터 및 제5 커패시터를 포함하는 에지검출회로의 구동방법
|
| 9 |
9
제8항에 있어서, 상기 에지 여부를 판단하는 단계는,상기 중심 픽셀의 출력값과 상기 주변 픽셀의 출력값에 대한 차이값이 소정의 임계값에 대해 이상 또는 이하의 값을 가질 때 상기 중심 픽셀을 에지로 판단하는 단계를 더 포함하는 에지검출회로의 구동방법
|
| 10 |
10
삭제
|
| 11 |
11
삭제
|
| 12 |
12
제8항에 있어서,상기 제1 커패시터 및 제2 커패시터는 동일한 용량을 갖되, 동일한 용량을 갖는 제3 커패시터, 제4 커패시터 및 제5 커패시터의 2배의 용량을 갖는 것인 에지검출회로의 구동방법
|
| 13 |
13
제8항에 있어서,상기 주변 픽셀은 N번째(N은 자연수) 로우(row)에 위치하는 픽셀이고, 상기 중심 픽셀은 N-1번째 로우(row)에 위치하는 픽셀이되, 상기 중심 픽셀은 상기 주변 픽셀 사이에 위치하는 픽셀인 것인 에지검출회로의 구동방법
|
| 14 |
14
제8항에 있어서,상기 중심 픽셀에 출력되는 출력값과 상기 주변 픽셀에 출력되는 출력값은 하나의 로우(row)씩 출력되는 것인 에지검출회로의 구동방법
|
| 15 |
15
제8항에 있어서,상기 리셋 신호 및 상기 시그널 신호는 하나의 픽셀에 각각 출력되는 것인 에지검출회로의 구동방법
|
| 16 |
16
제8항에 있어서,상기 에지 여부를 판단하기 위한 마스크는 3×3 크기의 마스크를 갖는 것인 에지검출회로의 구동방법
|
