| 1 |
1
저전압 강하 레귤레이터에 있어서, 아날로그 회로 기반의 에러 증폭기; 및 아날로그 회로 기반의 소스 연결 회로(Source-coupled circuit)를 포함하고, 상기 소스 연결 회로는, 디지털 저전압 강하 레귤레이터와 같이 동작하기 위해 복수의 신호를 출력하는 복수의 트렌지스터단-상기 복수의 트렌지스터단은 상호 병렬 연결되고, 각각의 트렌지스터단은 직렬 연결된 두 개의 트렌지스터를 포함함-; 및상기 병렬 연결된 복수의 트렌지스터단에 전류를 공급하도록 직렬 연결되는 하나의 전류원 트렌지스터(MSC1)를 포함하는 저전압 강하 레귤레이터
|
| 2 |
2
제1항에 있어서,상기 소스 연결 회로는, 상기 전류원 트렌지스터(MSC1)의 게이트 전압을 부하 전류(IL)에 따른 상기 에러 증폭기의 피드백에 의해 조절하는 저전압 강하 레귤레이터
|
| 3 |
3
제2항에 있어서, 상기 에러 증폭기가 상기 소스 연결 회로의 부하 전류(IL)의 변화를 감지하면 피드백에 의해 상기 소스 연결 회로의 전류원 트렌지스터(MSC1)의 게이트 전압(VEA)이 조절되고, 조절된 게이트 전압(VEA)에 따라 각각의 트렌지스터단의 동작 영역이 결정되는 저전압 강하 레귤레이터
|
| 4 |
4
제1항에 있어서,상기 소스 연결 회로는, 각각의 트렌지스터단에 상이한 구동 전압이 입력되어 상이한 복수의 신호를 출력하는 저전압 강하 레귤레이터
|
| 5 |
5
제1항에 있어서,상기 소스 연결 회로는, 상기 에러 증폭기의 피드백을 통해 출력 전압의 리플을 제거하고, 노이즈를 정류하는 저전압 강하 레귤레이터
|
| 6 |
6
제1항에 있어서,상기 에러 증폭기 및 상기 소스 연결 회로는, 아날로그 회로 기반으로 설계되어 집적도를 증가시키는 저전압 강하 레귤레이터
|
| 7 |
7
제1항에 있어서,상기 소스 연결 회로는, 상기 복수의 트렌지스터단을 통해 복수의 신호를 출력함으로써 디지털 저전압 강하 레귤레이터와 같이 동작 가능하고, 분할된 복수의 전력 트렌지스터단을 구동함으로써 캐패시턴스(Capacitance)를 감소시키는 저전압 강하 레귤레이터
|
| 8 |
8
저전압 강하 레귤레이터에 있어서, 아날로그 회로 기반의 CMOS 저항을 사용하는 인버터 기반 버퍼(Inverter-based buffers with CMOS resistors)를 포함하고, 상기 CMOS 저항을 사용하는 인버터 기반 버퍼는, 상이한 입력 전압을 입력 받는 복수의 인버터를 포함하는 1st 인버터단; 상기 1st 인버터단의 각각의 인버터의 상이한 출력 전압을 입력 받는 2nd 인버터단; 및 상기 2nd 인버터단의 출력에 연결되고, 복수의 트렌지스터를 포함하는 CMOS 저항을 포함하는 저전압 강하 레귤레이터
|
| 9 |
9
제8항에 있어서, 아날로그 회로 기반의 소스 연결 회로(Source-coupled circuit)를 더 포함하고, 상기 소스 연결 회로는, 디지털 저전압 강하 레귤레이터와 같이 동작하기 위해 복수의 신호를 출력하는 복수의 트렌지스터단-상기 복수의 트렌지스터단은 상호 병렬 연결되고, 각각의 트렌지스터단은 직렬 연결된 두 개의 트렌지스터를 포함함-; 및상기 병렬 연결된 복수의 트렌지스터단에 전류를 공급하도록 직렬 연결되는 하나의 전류원 트렌지스터(MSC1)를 포함하며, 상기 CMOS 저항을 사용하는 인버터 기반 버퍼는, 상기 1st 인버터단의 상이한 입력 전압을 상기 소스 연결 회로로부터 입력 받는 저전압 강하 레귤레이터
|
| 10 |
10
제9항에 있어서, 상기 CMOS 저항을 사용하는 인버터 기반 버퍼는, 상기 아날로그 회로 기반의 소스 연결 회로로부터 출력되는 복수의 신호를 입력 받는 1st 인버터단 및 2nd 인버터단이 디지털 저전압 강하 레귤레이터와 같이 동작하도록 인버터기반의 트렌지스터 구동 회로를 통해 출력 전압을 그라운드(0) 또는 공급 전압(VIN)으로 출력하는저전압 강하 레귤레이터
|
| 11 |
11
제9항에 있어서, 상기 CMOS 저항을 사용하는 인버터 기반 버퍼는, 상기 아날로그 회로 기반의 소스 연결 회로로부터 출력되는 복수의 신호 및 상기 CMOS 저항의 부하 조건에 따라 상기 1st 인버터단 및 2nd 인버터단이 아날로그 증폭기(Analog Amplifier) 또는 디지털 버퍼(Digital buffer)로서 동작하는 저전압 강하 레귤레이터
|
| 12 |
12
제11항에 있어서, 상기 CMOS 저항을 사용하는 인버터 기반 버퍼는, 상기 소스 연결 회로의 복수의 트렌지스터단 중 컷-오프 또는 트라이오드 영역에서 동작하는 트렌지스터단으로부터 입력 전압을 입력 받는 1st 인버터단 및 2nd 인버터단의 인버터의 경우, 해당 인버터는 디지털 버퍼(Digital buffer)로서 동작하여 전류 소모가 없는 저전압 강하 레귤레이터
|
| 13 |
13
제11항에 있어서, 상기 CMOS 저항을 사용하는 인버터 기반 버퍼는, 상기 소스 연결 회로의 복수의 트렌지스터단 중 세츄레이션 영역에서 동작하는 트렌지스터단으로부터 입력 전압을 입력 받는 1st 인버터단 및 2nd 인버터단의 인버터의 경우, 해당 인버터는 아날로그 증폭기(Analog Amplifier)로서 동작하여 추가적인 루프 게인을 획득하는 저전압 강하 레귤레이터
|
| 14 |
14
제9항에 있어서, 상기 CMOS 저항을 사용하는 인버터 기반 버퍼는, 상기 2nd 인버터단을 통해 푸시-풀(Push-Pull) 구조를 형성하고, 슬루-레이트(Slew-rate)를 증가시키는 저전압 강하 레귤레이터
|
| 15 |
15
제8항에 있어서, 상기 CMOS 저항은, 복수의 전력 트렌지스터를 통해 캐패시턴스(Capacitance)를 감소시키고, 상기 2nd 인버터단의 각각의 인버터를 연결하여 전력 트렌지스터의 게이트 폴 프리퀀시를 높은 주파수 영역에 위치하도록 하는 저전압 강하 레귤레이터
|
