| 1 |
1
지지층 상부에 제1 회로 패턴을 형성하는 단계;상기 제1 회로 패턴 상에 반도체 칩을 실장하는 단계; 및상기 지지층 상부에 상기 제1 회로 패턴 및 반도체 칩을 감싸며 절연층을 형성하고, 상기 절연층 상부에 금속층을 형성하는 단계를 포함하여 이루어지는 칩 내장형 인쇄회로기판의 제조방법
|
| 2 |
2
제1항에 있어서,상기 금속층을 형성한 이후,상기 제1 회로 패턴 상부에 상기 절연층 및 금속층을 관통하는 비아홀을 형성하고, 상기 비아홀 내벽에 도금층을 형성하는 단계;상기 금속층을 식각하여 상기 절연층 상부에 제2 회로 패턴을 형성하는 단계; 및상기 반도체 칩 하부의 영역을 제외한 영역의 지지층을 제거하여 방열판을 형성하는 단계를 포함하여 이루어지는 칩 내장형 인쇄회로기판의 제조방법
|
| 3 |
3
지지층 상부에 제1 회로 패턴을 형성하는 단계;상기 지지층 상부에 상기 제1 회로 패턴을 감싸며 제1 절연층을 형성하고, 상기 제1 절연층 상부에 제1 금속층을 형성하는 단계;상기 제1 회로 패턴 상부에 상기 제1 절연층 및 제1 금속층을 관통하는 제1 비아홀을 형성하고, 상기 제1 비아홀 내벽에 제1 도금층을 형성하는 단계;상기 제1 금속층을 식각하여 상기 제1 절연층 상부에 제2 회로 패턴을 형성하는 단계; 및상기 제1 절연층 상부에 반도체 칩을 실장하는 단계를 포함하여 이루어지는 칩 내장형 인쇄회로기판의 제조방법
|
| 4 |
4
제3항에 있어서,상기 반도체 칩을 실장한 이후,상기 제1 절연층 상부에 상기 제2 회로 패턴 및 반도체 칩을 감싸며 제2 절연층을 형성하고, 상기 제2 절연층 상부에 제2 금속층을 형성하는 단계;상기 제2 회로 패턴 상부에 상기 제2 절연층 및 제2 금속층을 관통하는 제2 비아홀을 형성하고, 상기 제2 비아홀 내벽에 제2 도금층을 형성하는 단계; 및상기 제2 금속층을 식각하여 상기 제2 절연층 상부에 제3 회로 패턴을 형성하는 단계; 및상기 반도체 칩 하부의 영역을 제외한 영역의 지지층을 제거하여 방열판을 형성하는 단계를 포함하여 이루어지는 칩 내장형 인쇄회로기판의 제조방법
|
| 5 |
5
제1항 내지 제4항 중 어느 하나의 항에 있어서,상기 반도체 칩을 실장하는 단계는,와이어 본딩 또는 플립칩 본딩 방식으로 이루어지는 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법
|
| 6 |
6
제1항 내지 제4항 중 어느 하나의 항에 있어서,지지층 상부에 제1 회로 패턴을 형성한 이후,상기 지지층 상부에 300℃ ~ 1000℃의 온도에서 소성되는 유전율 재료로 이루어지는 커패시터를 형성하는 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법
|
| 7 |
7
제1항 또는 제3항에 있어서,상기 지지층은 알루미늄, 금, 은 중에서 선택된 어느 하나의 금속으로 이루어지는 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법
|
| 8 |
8
제2항 또는 제4항에 있어서,상기 지지층은 알루미늄으로 이루어지는 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법
|
| 9 |
9
제8항에 있어서,상기 방열판을 형성하는 단계는,상기 지지층 하부에 포토 레지스트층을 형성하는 단계;상기 포토 레지스트층을 패턴화하여 상기 반도체 칩 하부에 위치한 지지층을 노출시키는 단계;상기 노출된 지지층에 애노다이징(Anodizing) 공정을 수행하는 단계; 및상기 포토 레지스트층을 제거하고, 상기 애노다이징 처리되지 않은 지지층을 식각하여 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 칩 내장형 인쇄회로기판의 제조방법
|
| 10 |
10
방열판 상부에 회로 패턴이 형성되어 있고;상기 회로 패턴 상에 반도체 칩이 실장되어 있고;상기 방열판 상부에 상기 회로 패턴 및 반도체 칩을 감싸며 절연층이 형성되어 있고;상기 절연층 상부에 금속층이 형성되어 있고;상기 회로 패턴의 상부에 상기 절연층 및 금속층을 관통하며 비아홀이 형성되어 있고, 상기 비아홀의 내벽에 도금층이 형성되어 이루어지는 칩 내장형 인쇄회로기판
|
| 11 |
11
방열판 상부에 제1 회로 패턴이 형성되어 있고;상기 방열판 상부에 상기 제1 회로 패턴을 감싸며 제1 절연층이 형성되어 있고;상기 제1 절연층 상부에 제2 회로 패턴이 형성되어 있고;상기 제1 회로 패턴 상부에 상기 제1 절연층 및 제2 회로 패턴을 관통하며 제1 비아홀이 형성되어 있고;상기 제1 비아홀의 내벽에 제1 도금층이 형성되어 있고;상기 제1 절연층 상부에 반도체 칩이 실장되어 있고;상기 제1 절연층 상부에 상기 제2 회로 패턴 및 반도체 칩을 감싸며 제2 절연층이 형성되어 있고;상기 제2 절연층 상부에 금속층이 형성되어 있고;상기 제2 회로 패턴 상부에 상기 제2 절연층 및 금속층을 관통하며 제2 비아홀이 형성되어 있고;상기 제2 비아홀의 내벽에 제2 도금층이 형성되어 이루어지는 칩 내장형 인쇄회로기판
|
| 12 |
12
제10항 또는 제11항에 있어서,상기 방열판은 알루미늄, 알루미늄 옥사이드, 금, 은 중에서 선택된 어느 하나의 물질로 이루어지는 것을 특징으로 하는 칩 내장형 인쇄회로기판
|
| 13 |
13
제10항 또는 제11항에 있어서,상기 방열판은 500㎛ ~ 2000㎛의 두께를 가지는 것을 특징으로 하는 칩 내장형 인쇄회로기판
|
