| 1 |
1
반도체기판 상에 게이트절연막을 형성하는 단계;상기 게이트절연막 상에 폴리실리콘전극과 메탈전극을 적층하는 단계;상기 메탈전극을 식각하는 단계;상기 메탈전극을 포함한 전면에 실리콘계열의 보호막을 형성하는 단계;적어도 염소가스를 함유하는 혼합가스를 이용하여 상기 보호막을 선택적으로 식각하므로써 상기 메탈전극의 측벽에 보호막스페이서를 형성하는 단계; 및상기 폴리실리콘전극을 식각하는 단계를 포함하는 반도체소자의 게이트 형성 방법
|
| 2 |
2
제1항에 있어서,상기 보호막은, 상기 폴리실리콘전극과 동일하게 폴리실리콘막으로 증착하는 반도체소자의 게이트 형성 방법
|
| 3 |
3
제2항에 있어서,상기 보호막 증착시, 증착온도를 200∼600℃ 범위로 하는 반도체소자의 게이트 형성 방법
|
| 4 |
4
제3항에 있어서,상기 보호막 증착시, SiH4/N2의 혼합가스를 사용하며, 도핑가스로서 PH3 가스를 첨가하는 반도체소자의 게이트 형성 방법
|
| 5 |
5
제1항 내지 제4항 중 어느 한 항에 있어서,상기 보호막의 식각시 혼합가스는 HBr/O2/Cl2의 혼합가스로 진행하고, 상기 폴리실리콘전극의 식각은 HBr/O2의 혼합가스로 진행하는 반도체소자의 게이트 형성 방법
|
| 6 |
6
제5항에 있어서,상기 산소가스는 1∼10sccm의 유량으로 플로우시키는 반도체소자의 게이트 형성 방법
|
| 7 |
7
제5항에 있어서,상기 보호막의 식각과 상기 폴리실리콘전극의 식각시 각각,2∼10mT의 저압(Low pressure)을 사용하는 반도체소자의 게이트 형성 방법
|
| 8 |
8
제5항에 있어서,상기 보호막의 식각과 상기 폴리실리콘전극의 식각시 각각,식각챔버 내 고주파전력(RF Power)은 탑파워(Top power)와 바텀파워(Bottom power)를 동시에 인가하거나, 또는 탑파워 또는 바텀파워를 독립적으로 인가하는 반도체소자의 게이트 형성 방법
|
| 9 |
9
제8항에 있어서,상기 탑파워는 100∼1000W를 인가하고, 상기 바텀파워는 0∼100W 범위를 인가하는 반도체소자의 게이트 형성 방법
|
| 10 |
10
제5항에 있어서,상기 보호막 식각후 상기 폴리실리콘전극은 300∼400Å의 두께로 잔류하는 반도체소자의 게이트 형성 방법
|
| 11 |
11
제1항에 있어서,상기 메탈전극은, 텅스텐전극인 반도체소자의 게이트 형성 방법
|
