| 1 |
1
기판 상에 게이트 전극, 게이트 절연막, 및 소스 전극을 순차적으로 형성하는 단계;
상기 소스전극 상에 채널영역을 형성하기 위한 포토레지스트층을 형성하는 단계;
상기 게이트 절연막 상에 드레인 전극을 형성하도록 상기 소스전극을 에칭하되, 상기 포토레지스트층의 하부에 있는 소스전극의 일부도 오버에칭하는 에칭단계;
상기 포토레지스트층 상 및 상기 에칭단계에서 노출된 상기 게이트절연막 상에 드레인 전극을 형성하는 단계;
상기 포토레지스트층 및 상기 포토레지스트층 상에 형성된 드레인 전극을 제거하는 단계; 및
상기 채널영역에 반도체층을 형성하는 단계;를 포함하는 박막 트랜지스터 제조방법
|
| 2 |
2
제1항에 있어서,
상기 포토레지스트 층을 형성하는 단계는,
상기 형성된 소스전극 중 채널영역에 대응하는 영역을 포함하도록 형성되는 것을 특징으로 하는 박막 트랜지스터 제조방법
|
| 3 |
3
제1항에 있어서,
상기 오버에칭된 영역의 길이는 상기 채널영역의 폭인 것을 특징으로 하는 박막 트랜지스터 제조방법
|
| 4 |
4
제1항에 있어서,
상기 채널영역의 폭은 1㎛ 이하인 것을 특징으로 하는 박막 트랜지스터 제조방법
|
| 5 |
5
기판 상에 형성된 게이트 전극;
상기 게이트 전극 상에 형성된 게이트 절연막;
상기 게이트 절연막 상에 형성된 소스전극 및 드레인 전극; 및
상기 채널 영역에 형성된 반도체층;을 포함하고,
상기 소스 전극 및 상기 드레인 전극간에 형성된 채널영역의 폭은 1㎛ 이하인 박막 트랜지스터
|
| 6 |
6
제 5항에 있어서,
상기 기판은 유리, 석영, 폴리에틸렌나프탈레이트(Polyethylenenaphthalate), 폴리에틸렌테레프탈레이트 (Polyethyleneterephthalate), 폴리카보네이트(Polycarbonate), 폴리아크릴레이트 (Polyacrylate), 폴리이미드(Polyimide), 폴리에테르설폰(Polyethersulfone), 종이, 및 스테인레스 스틸(Stainless Steel) 중 어느 하나인 것을 특징으로 하는 박막 트랜지스터
|
| 7 |
7
제 5항에 있어서,
상기 게이트 전극, 상기 소스 전극, 및 상기 드레인 전극은,
금, 은, 크롬, 탄탈륨, 티타늄, 구리, 알루미늄, 몰리브덴, 텅스텐, 니켈, 팔라듐, 및 백금 중 적어도 어느 하나의 금속,
인듐주석산화물(ITO, indium tin oxide) 및 인듐아연산화물(IZO, indium zinc oxide) 중 적어도 어느 하나의 금속 산화물, 및
전도성 고분자 및 탄소나노튜브(CNT, Carbon nanotube) 중 어느 하나인 것을 특징으로 하는 박막 트랜지스터
|
| 8 |
8
제 5항에 있어서,
상기 게이트 절연막은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 및 탄탈륨 산화물 중 적어도 어느 하나;
폴리비닐페놀(Polyvinyl Phenol), 폴리비닐 알콜(Polyvinyl Alcohol), 및 폴리이미드(Polyimide)로 구성된 군으로부터 선택된 적어도 어느 하나; 및
이들의 혼합물 중 어느 하나인 것을 특징으로 하는 박막 트랜지스터
|
| 9 |
9
제 5항에 있어서,
상기 반도체층은,
펜타센 (Pentacene) 계열, 폴리싸이오펜 (Polythiophene) 계열, 또는 테트라센 (Tetracene) 계열의 유기 반도체,
비정질 실리콘, 다결정 실리콘, 또는 나노결정 실리콘 계열의 실리콘 반도체, 및
ZnO, ZTO, ZIO, IZO, 또는 IGZO의 산화물 반도체 중 어느 하나를 포함하는 것을 특징으로 하는 박막 트랜지스터
|
