| 1 |
1
웨이퍼;상기 웨이퍼의 상면에 형성된 제1 V-홈;상기 웨이퍼의 상면의 일부와 상기 제1 V-홈의 일부를 걸치도록 형성된 제1 전극;상기 웨이퍼의 하면에 상기 제1 V-홈과 대향하도록 형성된 제2 V-홈;상기 웨이퍼의 하면의 일부와 상기 제2 V-홈의 일부를 걸치도록 형성된 제2 전극; 및상기 제1 전극과 상기 제2 전극이 전기적으로 연결될 수 있도록 식각 공정을 이용하여 형성된 관통홀을 포함하는 3차원 인터커넥션 구조
|
| 2 |
2
제 1항에 있어서,상기 웨이퍼의 상기 제1 전극이 지나는 하면의 일영역은 상기 웨이퍼 하면의 나머지 영역에 비해 상기 제1 전극의 두께 이상만큼 식각되어 있는 3차원 인터커넥션 구조
|
| 3 |
3
제 1항에 있어서,상기 웨이퍼의 하면의 상기 2 V-홈의 양쪽에 회로 실장을 위해 형성된 U자 홈을 더 포함하는 3차원 인터커넥션 구조
|
| 4 |
4
제 1항에 있어서, 상기 제1 전극과 상기 제2 전극은 도금, 증착 또는 스퍼터링 공정 방법으로 상기 웨이퍼의 상기 제1 및 제2 V-홈 일측면에서 전기적으로 연결되는 3차원 인터커넥션 구조
|
| 5 |
5
제 1항에 있어서상기 제1 전극은 다른 패키지와 솔더링 방법 또는 와이어 본딩 방법으로 연결되는 3차원 인터커넥션 구조
|
| 6 |
6
제 1항에 있어서상기 제1 전극 또는 상기 제2 전극은 다른 패키지와 솔더링 방법, 와이어 본딩 방법, 또는 플립칩 본딩 방법으로 연결되는 3차원 인터커넥션 구조
|
| 7 |
7
웨이퍼를 준비하는 단계;상기 웨이퍼의 하면에 V-홈을 형성하는 단계;상기 웨이퍼의 하면의 상기 V-홈의 양쪽에 회로 실장을 위한 U자 홈을 형성하는 단계;상기 웨이퍼의 하면에 상기 V-홈과 이어지도록 트렌치를 형성하는 단계; 상기 V-홈 일부, 상기 트렌치의 일부 그리고 상기 U자 홈의 일부에 걸치도록 전극을 형성하는 단계 및상기 전극이 노출되도록 상기 웨이퍼의 상면에 식각 공정을 이용하여 관통홀을 형성하는 단계를 포함하는 3차원 인터커넥션 구조 제조 방법
|
| 8 |
8
삭제
|
| 9 |
9
제 7항에 있어서,상기 전극은 다른 패키지와 솔더링 방법 또는 와이어 본딩 방법을 이용하여 연결되는 3차원 인터커넥션 구조 제조 방법
|
| 10 |
10
제 7항에 있어서,상기 웨이퍼의 하면에 상기 전극과 상기 웨이퍼 아래 형성된 물질을 격리할 수 있도록 폴리머를 형성하는 단계를 더 포함하는 3차원 인터커넥션 구조 제조 방법
|
| 11 |
11
제 10항에 있어서,상기 폴리머는 광감성(photo-sensitive) 폴리머인 3차원 인터커넥션 구조 제조 방법
|
| 12 |
12
웨이퍼를 준비하는 단계;상기 웨이퍼의 상면에 제1 V-홈을 형성하는 단계;상기 웨이퍼의 상면의 일부와 상기 제1 V-홈의 일부를 걸치도록 제1 전극을 형성하는 단계;상기 웨이퍼의 하면에 상기 제1 V-홈과 대향하는 제2 V-홈을 형성하는 단계;상기 웨이퍼의 하면의 일부와 상기 제2 V-홈의 일부를 걸치도록 제2 전극을 형성하는 단계; 및 상기 제1 전극과 상기 제2 전극이 전기적으로 연결될 수 있도록 식각 공정을 이용하여 관통홀을 형성하는 단계를 포함하는 3차원 인터커넥션 구조 제조 방법
|
| 13 |
13
제 12항에 있어서,상기 제2 V-홈의 양쪽의 상기 웨이퍼 하면에 회로 실장을 위한 U자 홈을 형성하는 단계를 더 포함하는 3차원 인터커넥션 구조 제조 방법
|
| 14 |
14
제 13항에 있어서,상기 웨이퍼의 하면에 상기 제2 V-홈과 이어지도록 트렌치를 형성하는 단계를 더 포함하고 상기 제2 V-홈의 일부, 상기 트렌치의 일부, 그리고 상기 U자 홈의 일부를 걸치도록 상기 제2 전극을 형성시키는 3차원 인터커넥션 구조 제조 방법
|
| 15 |
15
제 12항에 있어서,상기 웨이퍼의 하면에 상기 제 2 전극과 상기 웨이퍼 아래 형성된 물질을 격리할 수 있도록 폴리머를 형성하는 단계를 더 포함하는 3차원 인터커넥션 구조 제조 방법
|
| 16 |
16
제 12항에 있어서,상기 제2 V-홈은 상기 제1 V-홈과 대항하도록 형성되는 3차원 인터커넥션 구조 제조 방법
|
| 17 |
17
제 16항에 있어서,상기 제1 V-홈과 상기 제 2 V-홈이 관통하지 않게 상기 웨이퍼의 일부가 남겨지도록 상기 제2 V-홈을 형성하는 3차원 인터커넥션 구조 제조 방법
|
| 18 |
18
제 12항에 있어서,상기 제1 전극 또는 상기 제2 전극과, 다른 패키지를 솔더링 방법, 와이어 본딩 방법 또는 플립칩 본딩 방법을 이용하여 연결하는 단계를 더 포함하는 3차원 인터커넥션 구조 제조 방법
|
| 19 |
19
제 12항에 있어서,상기 제1 전극 형성시 상기 제 1 V-홈을 중심으로 양쪽으로 형성하고 상기 제 1 V-홈의 중심부에서 상기 제1 전극이 끊어지도록 상기 제1 전극 형성하는 3차원 인터커넥션 구조 제조 방법
|
| 20 |
20
제 12항에 있어서,상기 제2 전극 형성시 상기 제2 V-홈을 중심으로 양쪽으로 형성하고 상기 제2 V-홈의 중심부에서 상기 제2 전극이 끊어지도록 상기 제2 전극 형성하는 3차원 인터커넥션 구조 제조 방법
|
| 21 |
21
3차원 인터커넥션 구조에 있어서,웨이퍼;상기 웨이퍼의 하면에 형성된 V-홈;상기 웨이퍼의 하면에 상기 V-홈과 이어지도록 형성된 트렌치;상기 웨이퍼의 하면의 상기 V-홈의 양쪽에 회로 실장을 위해 형성된 U자 홈;상기 V-홈 일부, 상기 트렌치의 일부 그리고 상기 U자 홈의 일부에 걸치도록 형성된 전극 및상기 전극이 노출되도록 상기 웨이퍼의 상면에 식각 공정을 이용하여 형성된 관통 홀을 포함하는 3차원 인터커넥션 구조
|
