| 1 |
1
기판 상에 차례로 적층된 하부 전극, 자기터널접합 및 상부 전극을 구비하는 마그네틱 램 유닛을 형성하는 단계;상기 마그네틱 램 유닛 상에 이를 덮는 산화막을 형성하는 단계; 및연마제, 분산제, 금속 패시베이션제 및 잔부의 희석제를 함유하되 상기 금속 패시베이션제는 폴리아크릴아미드 또는 폴리메타크릴아미드인 산화막 연마 슬러리 조성물을 사용하여, 상기 상부전극이 노출될 때까지 상기 산화막을 화학기계적 연마하는 단계를 포함하는 반도체 소자 제조방법
|
| 2 |
2
제1항에 있어서,상기 상부 전극은 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 또는 텅스텐(W)인 반도체 소자 제조방법
|
| 3 |
3
제1항에 있어서,상기 산화막 연마 슬러리 조성물의 pH는 8 내지 11인 반도체 소자 제조방법
|
| 4 |
4
제3항에 있어서,상기 산화막 연마 슬러리 조성물은 연마제, 분산제, 폴리아크릴아미드 또는 폴리메타크릴아미드인 금속 패시베이션제, pH 조절제 및 잔부의 희석제로 필수적으로 이루어지는(consists essentially of) 반도체 소자 제조방법
|
| 5 |
5
기판 상에 금속 패턴을 형성하는 단계;상기 금속 패턴 상에 이를 덮는 절연막을 형성하는 단계; 및연마제, 분산제, 금속 패시베이션제 및 잔부의 희석제를 함유하되 상기 금속 패시베이션제는 폴리아크릴아미드 또는 폴리메타크릴아미드인 절연막 연마 슬러리 조성물을 사용하여, 상기 금속 패턴이 노출될 때까지 상기 절연막을 화학기계적 연마하는 단계를 포함하는 반도체 소자 제조방법
|
| 6 |
6
제5항에 있어서,상기 금속 패턴은 모스 경도가 6 이상인 반도체 소자 제조방법
|
| 7 |
7
제6항에 있어서,상기 금속 패턴은 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 또는 텅스텐(W)인 반도체 소자 제조방법
|
| 8 |
8
제5항에 있어서,상기 절연막 연마 슬러리 조성물의 pH는 8 내지 11인 반도체 소자 제조방법
|
| 9 |
9
제8항에 있어서,상기 절연막 연마 슬러리 조성물은 연마제, 분산제, 폴리아크릴아미드 또는 폴리메타크릴아미드인 금속 패시베이션제, pH 조절제 및 잔부의 희석제로 필수적으로 이루어지는(consists essentially of) 반도체 소자 제조방법
|
| 10 |
10
0
|
| 11 |
11
제10항에 있어서,상기 연마제는 세리아인 절연막 연마 슬러리 조성물
|
| 12 |
12
삭제
|
| 13 |
13
제10항에 있어서,상기 절연막 연마 슬러리 조성물의 pH는 8 내지 11인 절연막 연마 슬러리 조성물
|
| 14 |
14
제13항에 있어서,상기 절연막 연마 슬러리 조성물은 연마제, 분산제, 폴리아크릴아미드 또는 폴리메타크릴아미드인 금속 패시베이션제, pH 조절제 및 잔부의 희석제로 필수적으로 이루어지는(consists essentially of) 절연막 연마 슬러리 조성물
|
