맞춤기술찾기
이전대상기술
완전 차동 구조 소오스 팔로워
- 기술번호 : KST2014042857
- 담당센터 : 서울동부기술혁신센터
- 전화번호 : 02-2155-3662
| 요약 | 본 발명은 완전 차동 구조 소오스 팔로워에 관한 것으로서, 제 1 PMOS, 제 2 PMOS, 제 3 PMOS, 제 4 PMOS, 제 7 NMOS 및 제 8 NMOS를 포함하는 완전 차동 구조 소오스 팔로워에 있어서, 제 1 PMOS와 제 3 PMOS가 싱글 엔디드(single ended) 형태의 소오스 팔로워를 구성하고, 제 2 PMOS와 제 4 PMOS가 싱글 엔디드(single ended) 형태의 소오스 팔로워를 구성하되, 제 1 PMOS의 드레인이 제 8 NMOS의 소스에 연결되고, 제 2 PMOS의 드레인이 제 7 NMOS의 소스에 연결된 크로스 커플된 형태인 것을 특징으로 하며, 기존의 single ended 형태의 소오스 팔로워와 동일한 전력, 면적 상에서 상호 간섭에 의해 더욱더 낮은 출력 임피던스를 가지므로 넓은 아날로그 대역폭을 만족시킬 수 있다. |
|---|---|
| Int. CL | H03F 3/50 (2006.01) H03F 3/45 (2006.01) |
| CPC | H03F 3/45183(2013.01) H03F 3/45183(2013.01) H03F 3/45183(2013.01) |
| 출원번호/일자 | 1020100076944 (2010.08.10) |
| 출원인 | 동국대학교 산학협력단 |
| 등록번호/일자 | 10-1145368-0000 (2012.05.04) |
| 공개번호/일자 | 10-2012-0014770 (2012.02.20) 문서열기 |
| 공고번호/일자 | (20120515) 문서열기 |
| 국제출원번호/일자 | |
| 국제공개번호/일자 | |
| 우선권정보 | |
| 법적상태 | 등록 |
| 심사진행상태 | 수리 |
| 심판사항 | |
| 구분 | 신규 |
| 원출원번호/일자 | |
| 관련 출원번호 | |
| 심사청구여부/일자 | Y (2010.08.10) |
| 심사청구항수 | 11 |
출원인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 동국대학교 산학협력단 | 대한민국 | 서울특별시 중구 |
발명자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 송민규 | 대한민국 | 경기도 성남시 분당구 |
| 2 | 김대윤 | 대한민국 | 서울특별시 강동구 |
| 3 | 문준호 | 대한민국 | 서울특별시 동대문구 |
| 4 | 박성현 | 대한민국 | 서울특별시 성동구 |
대리인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 특허법인충현 | 대한민국 | 서울특별시 서초구 동산로 **, *층(양재동, 베델회관) |
최종권리자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 동국대학교 산학협력단 | 서울특별시 중구 |
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2010.08.10 | 수리 (Accepted) | 1-1-2010-0514365-43 |
| 2 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2010.11.05 | 수리 (Accepted) | 4-1-2010-5206478-99 |
| 3 | 선행기술조사의뢰서 Request for Prior Art Search |
2011.03.23 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 4 | 선행기술조사보고서 Report of Prior Art Search |
2011.04.15 | 수리 (Accepted) | 9-1-2011-0035554-17 |
| 5 | 의견제출통지서 Notification of reason for refusal |
2011.06.13 | 발송처리완료 (Completion of Transmission) | 9-5-2011-0320404-78 |
| 6 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2011.08.11 | 수리 (Accepted) | 1-1-2011-0621926-79 |
| 7 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2011.09.09 | 수리 (Accepted) | 1-1-2011-0709325-80 |
| 8 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2011.10.13 | 수리 (Accepted) | 1-1-2011-0800692-89 |
| 9 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2011.11.10 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2011-0889395-31 |
| 10 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2011.11.10 | 수리 (Accepted) | 1-1-2011-0889392-05 |
| 11 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2011.12.06 | 수리 (Accepted) | 4-1-2011-5243351-46 |
| 12 | 등록결정서 Decision to grant |
2012.04.30 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0253447-15 |
| 13 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.01.10 | 수리 (Accepted) | 4-1-2014-0002002-62 |
| 14 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.08.16 | 수리 (Accepted) | 4-1-2019-5163486-33 |
| 번호 | 청구항 |
|---|---|
| 1 |
1 제 1 PMOS, 제 2 PMOS, 제 3 PMOS, 제 4 PMOS, 제 5 NMOS, 제 6 NMOS, 제 7 NMOS 및 제 8 NMOS를 포함하는 완전 차동 구조 소오스 팔로워에 있어서,상기 제 1 PMOS의 게이트에 제 1 입력전압이 인가되고,상기 제 2 PMOS의 게이트에 제 2 입력전압이 인가되고,상기 제 3 PMOS의 드레인과 상기 제 1 PMOS의 소스가 연결된 노드에 상기 제 1 입력전압에 대응하는 제 1 출력전압이 출력되고,상기 제 4 PMOS의 드레인과 상기 제 2 PMOS의 소스가 연결된 노드에 상기 제 2 입력전압에 대응하는 제 2 출력전압이 출력되고,상기 제 1 PMOS의 소스는 상기 제 1 출력전압 단자와 연결되고, 상기 제 1 PMOS의 드레인은 상기 제 8 NMOS의 소스에 연결되고,상기 제 2 PMOS의 소스는 상기 제 2 출력전압 단자와 연결되고, 상기 제 2 PMOS의 드레인은 상기 제 7 NMOS의 소스에 연결되고,상기 제 3 PMOS의 드레인은 상기 제 7 NMOS의 게이트에 연결되고, 상기 제 3 PMOS의 소스는 전원에 연결되고,상기 제 4 PMOS의 드레인은 상기 제 8 NMOS의 게이트에 연결되고, 상기 제 4 PMOS의 소스는 전원에 연결되고,상기 제 7 NMOS의 드레인은 전원에 연결되고,상기 제 8 NMOS의 드레인은 전원에 연결되고,상기 제 1 PMOS의 드레인과 접지 사이에 상기 제 5 NMOS가 전류원으로 연결되고,상기 제 2 PMOS의 드레인과 접지 사이에 상기 제 6 NMOS가 전류원으로 연결되는 것을 특징으로 하는 완전 차동 구조 소오스 팔로워 |
| 2 |
2 제 1 항에 있어서,상기 제 1 PMOS의 드레인과 접지 사이에 전류원이 있는 것을 특징으로 하는 완전 차동 구조 소오스 팔로워 |
| 3 |
3 제 1 항에 있어서,상기 제 2 PMOS의 드레인과 접지 사이에 전류원이 있는 것을 특징으로 하는 완전 차동 구조 소오스 팔로워 |
| 4 |
4 제 1 항에 있어서,상기 제 1 PMOS의 소스와 상기 전원 사이에 전류원이 있는 것을 특징으로 하는 완전 차동 구조 소오스 팔로워 |
| 5 |
5 제 1 항에 있어서,상기 제 2 PMOS의 소스와 상기 전원 사이에 전류원이 있는 것을 특징으로 하는 완전 차동 구조 소오스 팔로워 |
| 6 |
6 제 1 항에 있어서,상기 제 1 PMOS 및 상기 제 2 PMOS는 상기 완전 차동 구조 소오스 팔로워의 입력 MOS인 것을 특징으로 하는 완전 차동 구조 소오스 팔로워 |
| 7 |
7 제 1 항에 있어서,상기 제 3 PMOS 및 상기 제 4 PMOS는 상기 완전 차동 구조 소오스 팔로워의 전류 MOS인 것을 특징으로 하는 완전 차동 구조 소오스 팔로워 |
| 8 |
8 제 1 PMOS, 제 2 PMOS, 제 3 PMOS, 제 4 PMOS, 제 7 NMOS 및 제 8 NMOS를 포함하는 완전 차동 구조 소오스 팔로워에 있어서, 상기 제 1 PMOS와 상기 제 3 PMOS가 싱글 엔디드(single ended) 형태의 소오스 팔로워를 구성하고, 상기 제 2 PMOS와 상기 제 4 PMOS가 싱글 엔디드(single ended) 형태의 소오스 팔로워를 구성하되, 상기 제 1 PMOS의 드레인이 상기 제 8 NMOS의 소스에 연결되고, 상기 제 2 PMOS의 드레인이 상기 제 7 NMOS의 소스에 연결된 크로스 커플된 형태인 것을 특징으로 하는 완전 차동 구조 소오스 팔로워 |
| 9 |
9 제 1 PMOS, 제 2 PMOS, 제 3 PMOS, 제 4 PMOS, 제 5 NMOS, 제 6 NMOS, 제 7 NMOS 및 제 8 NMOS를 포함하는 완전 차동 구조 소오스 팔로워를 구비한 아날로그-디지털 변환기에 있어서,상기 제 1 PMOS의 게이트에 제 1 입력전압이 인가되고,상기 제 2 PMOS의 게이트에 제 2 입력전압이 인가되고,상기 제 3 PMOS의 드레인과 상기 제 1 PMOS의 소스가 연결된 노드에 상기 제 1 입력전압에 대응하는 제 1 출력전압이 출력되고,상기 제 4 PMOS의 드레인과 상기 제 2 PMOS의 소스가 연결된 노드에 상기 제 2 입력전압에 대응하는 제 2 출력전압이 출력되고,상기 제 1 PMOS의 소스는 상기 제 1 출력전압 단자와 연결되고, 상기 제 1 PMOS의 드레인은 상기 제 8 NMOS의 소스에 연결되고,상기 제 2 PMOS의 소스는 상기 제 2 출력전압 단자와 연결되고, 상기 제 2 PMOS의 드레인은 상기 제 7 NMOS의 소스에 연결되고,상기 제 3 PMOS의 드레인은 상기 제 7 NMOS의 게이트에 연결되고, 상기 제 3 PMOS의 소스는 전원에 연결되고,상기 제 4 PMOS의 드레인은 상기 제 8 NMOS의 게이트에 연결되고, 상기 제 4 PMOS의 소스는 전원에 연결되고,상기 제 7 NMOS의 드레인은 전원에 연결되고,상기 제 8 NMOS의 드레인은 전원에 연결되고,상기 제 1 PMOS의 드레인과 접지 사이에 상기 제 5 NMOS가 전류원으로 연결되고,상기 제 2 PMOS의 드레인과 접지 사이에 상기 제 6 NMOS가 전류원으로 연결되는 것을 특징으로 하는 완전 차동 구조 소오스 팔로워를 구비한 아날로그-디지탈 변환기 |
| 10 |
10 제 1 PMOS, 제 2 PMOS, 제 3 PMOS, 제 4 PMOS, 제 7 NMOS 및 제 8 NMOS를 포함하는 완전 차동 구조 소오스 팔로워를 구비한 아날로그-디지탈 변환기에 있어서, 상기 제 1 PMOS와 상기 제 3 PMOS가 싱글 엔디드(single ended) 형태의 소오스 팔로워를 구성하고, 상기 제 2 PMOS와 상기 제 4 PMOS가 싱글 엔디드(single ended) 형태의 소오스 팔로워를 구성하되, 상기 제 1 PMOS의 드레인이 상기 제 8 NMOS의 소스에 연결되고, 상기 제 2 PMOS의 드레인이 상기 제 7 NMOS의 소스에 연결된 크로스 커플된 형태인 것을 특징으로 하는 완전 차동 구조 소오스 팔로워를 포함한 아날로그-디지탈 변환기 |
| 11 |
11 제 1 NMOS, 제 2 NMOS, 제 3 NMOS, 제 4 NMOS, 제 7 PMOS 및 제 8 PMOS를 포함하는 완전 차동 구조 소오스 팔로워에 있어서, 상기 제1 NMOS 와 상기 제 2 NMOS를 입력 MOS로 사용하고 상기 제 1 NMOS와 상기 제 3 NMOS가 싱글 엔디드(single ended) 형태의 소오스 팔로워를 구성하고, 상기 제 2 NMOS와 상기 제 4 NMOS가 싱글 엔디드(single ended) 형태의 소오스 팔로워를 구성하되, 상기 제 1 NMOS의 소스가 상기 제 8 PMOS의 드레인에 연결되고, 상기 제 2 NMOS의 소스가 상기 제 7 PMOS의 드레인에 연결된 크로스 커플된 형태인 것을 특징으로 하는 완전 차동 구조 소오스 팔로워 |
| 지정국 정보가 없습니다 |
|---|
| 패밀리정보가 없습니다 |
|---|
| 순번 | 연구부처 | 주관기관 | 연구사업 | 연구과제 |
|---|---|---|---|---|
| 1 | 교육과학 기술부 | 동국대학교 산학협력 | 기초연구사업-일반연구자지원산업 | 소프트웨어 기반 무선통신용 고성능 아날로그-디지털 변환기 개발 |
- 본 등록정보는 참고용으로 법적증빙자료로 사용할 수 없습니다.
- 데이터 이관에 따른 소요기간(1일)으로 인하여 등록원부와 일부 차이가 발생할 수 있으며, 일부 정보(부기, 상세 주소 등)를 제공하지 않고 있습니다.
- 법적증빙자료로 활용하시거나 더 자세한 정보를 보시려면 등록원부를 발급받아 사용하시기 바랍니다.
| 특허 등록번호 | 10-1145368-0000 |
|---|
권리란
| 표시번호 | 사항 |
|---|---|
| 1 |
출원 연월일 : 20100810 출원 번호 : 1020100076944 공고 연월일 : 20120515 공고 번호 : 특허결정(심결)연월일 : 20120430 청구범위의 항수 : 11 유별 : H03F 3/50 발명의 명칭 : 완전 차동 구조 소오스 팔로워 존속기간(예정)만료일 : |
특허권자란
| 순위번호 | 사항 |
|---|---|
| 1 |
(권리자) 동국대학교 산학협력단 서울특별시 중구... |
등록료란
| 제 1 - 3 년분 | 금 액 | 237,000 원 | 2012년 05월 07일 | 납입 |
| 제 4 년분 | 금 액 | 197,400 원 | 2015년 05월 04일 | 납입 |
| 제 5 년분 | 금 액 | 197,400 원 | 2016년 05월 02일 | 납입 |
| 제 6 년분 | 금 액 | 197,400 원 | 2017년 05월 02일 | 납입 |
| 제 7 년분 | 금 액 | 259,000 원 | 2018년 04월 30일 | 납입 |
| 제 8 년분 | 금 액 | 259,000 원 | 2019년 04월 30일 | 납입 |
| 제 9 년분 | 금 액 | 259,000 원 | 2020년 05월 06일 | 납입 |
- 본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
- 정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
- 해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 | 2010.08.10 | 수리 (Accepted) | 1-1-2010-0514365-43 |
| 2 | 출원인정보변경(경정)신고서 | 2010.11.05 | 수리 (Accepted) | 4-1-2010-5206478-99 |
| 3 | 선행기술조사의뢰서 | 2011.03.23 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 4 | 선행기술조사보고서 | 2011.04.15 | 수리 (Accepted) | 9-1-2011-0035554-17 |
| 5 | 의견제출통지서 | 2011.06.13 | 발송처리완료 (Completion of Transmission) | 9-5-2011-0320404-78 |
| 6 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2011.08.11 | 수리 (Accepted) | 1-1-2011-0621926-79 |
| 7 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2011.09.09 | 수리 (Accepted) | 1-1-2011-0709325-80 |
| 8 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2011.10.13 | 수리 (Accepted) | 1-1-2011-0800692-89 |
| 9 | [명세서등 보정]보정서 | 2011.11.10 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2011-0889395-31 |
| 10 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2011.11.10 | 수리 (Accepted) | 1-1-2011-0889392-05 |
| 11 | 출원인정보변경(경정)신고서 | 2011.12.06 | 수리 (Accepted) | 4-1-2011-5243351-46 |
| 12 | 등록결정서 | 2012.04.30 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0253447-15 |
| 13 | 출원인정보변경(경정)신고서 | 2014.01.10 | 수리 (Accepted) | 4-1-2014-0002002-62 |
| 14 | 출원인정보변경(경정)신고서 | 2019.08.16 | 수리 (Accepted) | 4-1-2019-5163486-33 |
| 기술번호 | KST2014042857 |
|---|---|
| 자료제공기관 | NTB |
| 기술공급기관 | 동국대학교 |
| 기술명 | 완전 차동 구조 소오스 팔로워 |
| 기술개요 |
본 발명은 완전 차동 구조 소오스 팔로워에 관한 것으로서, 제 1 PMOS, 제 2 PMOS, 제 3 PMOS, 제 4 PMOS, 제 7 NMOS 및 제 8 NMOS를 포함하는 완전 차동 구조 소오스 팔로워에 있어서, 제 1 PMOS와 제 3 PMOS가 싱글 엔디드(single ended) 형태의 소오스 팔로워를 구성하고, 제 2 PMOS와 제 4 PMOS가 싱글 엔디드(single ended) 형태의 소오스 팔로워를 구성하되, 제 1 PMOS의 드레인이 제 8 NMOS의 소스에 연결되고, 제 2 PMOS의 드레인이 제 7 NMOS의 소스에 연결된 크로스 커플된 형태인 것을 특징으로 하며, 기존의 single ended 형태의 소오스 팔로워와 동일한 전력, 면적 상에서 상호 간섭에 의해 더욱더 낮은 출력 임피던스를 가지므로 넓은 아날로그 대역폭을 만족시킬 수 있다. |
| 개발상태 | 기타 |
| 기술의 우수성 | |
| 응용분야 | |
| 시장규모 및 동향 | |
| 희망거래유형 | 라이선스 |
| 사업화적용실적 | |
| 도입시고려사항 |
| 과제고유번호 | 1345123490 |
|---|---|
| 세부과제번호 | 2009-0076131 |
| 연구과제명 | 소프트웨어 기반 무선통신용 고성능 아날로그-디지털 변환기 개발 |
| 성과구분 | 등록 |
| 부처명 | 교육과학기술부 |
| 연구관리전문기관명 | 한국연구재단 |
| 연구주관기관명 | 동국대학교 산학협력단 |
| 성과제출연도 | 2010 |
| 연구기간 | 200905~201204 |
| 기여율 | 1 |
| 연구개발단계명 | 기초연구 |
| 6T분류명 | IT(정보기술) |
| 과제고유번호 | 1415095670 |
|---|---|
| 세부과제번호 | 10030542 |
| 연구과제명 | 선행핵심IP기술개발 |
| 성과구분 | 출원 |
| 부처명 | 지식경제부 |
| 연구관리전문기관명 | 한국산업기술평가원 |
| 연구주관기관명 | 한국전자부품연구원 |
| 성과제출연도 | 2008 |
| 연구기간 | 200709~200908 |
| 기여율 | 0.5 |
| 연구개발단계명 | 개발연구 |
| 6T분류명 | IT(정보기술) |
| 과제고유번호 | 1415109684 |
|---|---|
| 세부과제번호 | C1090-1001-0003 |
| 연구과제명 | 아날로그 IP 설계기술 |
| 성과구분 | 출원 |
| 부처명 | 지식경제부 |
| 연구관리전문기관명 | 정보통신산업진흥원 |
| 연구주관기관명 | 서강대학교산학협력단 |
| 성과제출연도 | 2010 |
| 연구기간 | 201006~201312 |
| 기여율 | 0.5 |
| 연구개발단계명 | 기타 |
| 6T분류명 | IT(정보기술) |
특허성과
| [1020100127357] | 비대칭 활성영역을 갖는 터널링 전계효과 트랜지스터 | 새창보기 |
|---|---|---|
| [1020100125633] | 식별키 생성 장치 및 방법 | 새창보기 |
| [1020100122859] | 컬럼 고정 패턴 노이즈를 제거하기 위한 ＡＤＣ 및 이를 포함하는 ＣＭＯＳ 이미지 센서 | 새창보기 |
| [1020100113653] | 터널링 전계효과 트랜지스터를 이용한 1Ｔ 디램 셀 소자 (CAPACITORLESS 1T DRAM CELL DEVICE USING TUNNELING FIELD EFFECT TRANSISTOR) | 새창보기 |
| [1020100087100] | 레인지―스케일링 기법이 적용된 파이프라인 구조의 ＡＤＣ (Analog-to-Digital Converter using range-scaling method) | 새창보기 |
| [1020100085386] | 동영상 부호화를 위한 움직임 추정 방법 및 장치 | 새창보기 |
| [1020100079077] | 이차원 ＩＮＬ ｂｏｕｎｄｅｄ 스위칭 기법을 사용하는 ＤＡＣ (Digital-to-Analog Converter using 2D INL bounded switching scheme) | 새창보기 |
| [1020100076944] | 완전 차동 구조 소오스 팔로워 | 새창보기 |
| [1020100075309] | 커패시터 및 증폭기를 공유하는 ＡＤＣ (Analog-to-Digital Converter sharing capacitors and amplifiers) | 새창보기 |
| [1020100062981] | 변조 프로파일 생성기 및 이를 구비한 확산 스펙트럼 클럭 생성기 | 새창보기 |
| [1020100060057] | 전류 공유 방식의 적분기, 전류 공유 방식의 시그마 델타 아날로그 디지털 변환기 및 전류 공유 방식의 센서 장치 (Integrator with current sharing, Sigma-delta analog digital converter with current sharing, Sensor device with current sharing) | 새창보기 |
| [1020090115968] | 전압 제어 발진기 및 이의 집적 회로 | 새창보기 |
| [1020080094237] | 가변 길이 명령어 셋을 갖는 듀얼 페이즈 심드 프로세서 | 새창보기 |
| [1020080084492] | 동영상 압축 시스템에서의 디블록킹 필터링 장치 | 새창보기 |
| [1020080084416] | 읽기 동작의 쓰기 동작으로의 치환을 이용한 ＰＣＩ 버스 제어장치와 ＰＣＩ 버스 제어방법 | 새창보기 |
| [1020080081721] | 컨볼루션 곱셈결과의 재사용을 위한 역방향 이산 웨이블릿 변환기의 2단 파이프라인 및 버퍼 관리 방법 | 새창보기 |
| [1020080079873] | 다중 참조 프레임에 대한 움직임 예측 방법 및 시스템 | 새창보기 |
| [1020080079602] | 프로그래머블 메모리 자체 테스트 회로 생성기 및 그 생성 방법 | 새창보기 |
| [1020080074680] | 프레임 메모리 압축방법 | 새창보기 |
| [1020080074675] | Ｈ.264／ＡＶＣ 움직임 추정의 연산량 감소방법 | 새창보기 |
| [1020080073845] | 이산 웨이블릿 변환기의 ＬＵＴ(Ｌｏｏｋ ＵｐＴａｂｌｅ) 기반 병렬 곱셈방법 | 새창보기 |
| [1020080072426] | 디지털 지연 동기 루프 기술 | 새창보기 |
| [1020080072015] | 다중위상신호 생성기 및 지연 값 제어신호 생성방법 | 새창보기 |
| [1020080070829] | 샘플 패턴 기반 주파수 오류 검출을 이용한 클록 복원 루프 | 새창보기 |
| [1020080066652] | 고속 직렬 통신을 위한 인트라-페어 스큐 보상 방법 및이를 이용한 인트라-페어 스큐 보상 회로 | 새창보기 |
| [1020080066072] | 싱글 비트 블라인드 오버샘플링 데이터 복원회로 및복원방법 | 새창보기 |
| [1020080059881] | 스캔 기반 사이드 채널 공격을 방지하기 위한 암호화 장치 및 방법 | 새창보기 |
| [1020080049618] | 전류원을 이용한 클럭 지연회로 | 새창보기 |
| [1020080044831] | 멀티 프로세서 시스템 | 새창보기 |
| [1020080031222] | 벡터 그래픽스 래스터라이제이션 방법 | 새창보기 |
| [1020080005022] | 인트라 예측 방법 및 장치 | 새창보기 |
| 관련기술 정보가 없습니다 |
|---|
| 심판사항 정보가 없습니다 |
|---|