요약 | 본 발명에 따른 다단 연속 근사 레지스터 아날로그 디지털 변환기(Successive Approximation Register Analog Digital Converter)는 파이프라인 ADC와 유사한 수십 내지 수백 MHz 의 동작 속도를 유지하면서도 칩 면적과 전력소모를 줄일 수 있는 것을 특징으로 한다. 또한, 본 발명에 따른 아날로그 디지털 변환 방법은 다단으로 연결된 각 SAR ADC에서 동시 다발적으로 아날로그 디지털 변환이 이루어지므로, 아날로그 디지털 변환 시간을 줄일 수 있는 것을 특징으로 한다. ADC, SAR(Successive Approximation Register), pipeline ADC |
---|---|
Int. CL | H03M 1/12 (2006.01) H03M 1/46 (2006.01) |
CPC | |
출원번호/일자 | 1020080090653 (2008.09.16) |
출원인 | 한국전자통신연구원 |
등록번호/일자 | 10-1140349-0000 (2012.04.19) |
공개번호/일자 | 10-2010-0031831 (2010.03.25) 문서열기 |
공고번호/일자 | (20120503) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | 심판사항 |
구분 | 신규 |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2008.09.16) |
심사청구항수 | 9 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 한국전자통신연구원 | 대한민국 | 대전광역시 유성구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 전영득 | 대한민국 | 대전광역시 중구 |
2 | 조영균 | 대한민국 | 대전 서구 |
3 | 남재원 | 대한민국 | 경상북도 포항시 북구 |
4 | 권종기 | 대한민국 | 대전광역시 서구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 신영무 | 대한민국 | 서울특별시 강남구 영동대로 ***(대치동) KT&G타워 *층(에스앤엘파트너스) |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 한국전자통신연구원 | 대전광역시 유성구 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2008.09.16 | 수리 (Accepted) | 1-1-2008-0650593-44 |
2 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2009.08.04 | 수리 (Accepted) | 4-1-2009-5150899-36 |
3 | 선행기술조사의뢰서 Request for Prior Art Search |
2009.11.04 | 수리 (Accepted) | 9-1-9999-9999999-89 |
4 | 선행기술조사보고서 Report of Prior Art Search |
2009.12.08 | 수리 (Accepted) | 9-1-2009-0067164-49 |
5 | 의견제출통지서 Notification of reason for refusal |
2010.05.18 | 발송처리완료 (Completion of Transmission) | 9-5-2010-0208904-55 |
6 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2010.07.15 | 수리 (Accepted) | 1-1-2010-0457054-88 |
7 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2010.07.15 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2010-0457057-14 |
8 | 거절결정서 Decision to Refuse a Patent |
2010.11.30 | 발송처리완료 (Completion of Transmission) | 9-5-2010-0545671-72 |
9 | 명세서 등 보정서(심사전치) Amendment to Description, etc(Reexamination) |
2010.12.29 | 보정승인 (Acceptance of amendment) | 7-1-2010-0053339-15 |
10 | 최후의견제출통지서 Notification of reason for final refusal |
2011.02.21 | 발송처리완료 (Completion of Transmission) | 9-5-2011-0099000-17 |
11 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2011.04.01 | 수리 (Accepted) | 1-1-2011-0239304-85 |
12 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2011.04.01 | 보정승인 (Acceptance of amendment) | 1-1-2011-0239318-13 |
13 | 의견제출통지서 Notification of reason for refusal |
2011.09.06 | 발송처리완료 (Completion of Transmission) | 9-5-2011-0508233-10 |
14 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2011.10.25 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2011-0834935-19 |
15 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2011.10.25 | 수리 (Accepted) | 1-1-2011-0834922-26 |
16 | 등록결정서 Decision to grant |
2012.04.16 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0220551-93 |
17 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2015.02.02 | 수리 (Accepted) | 4-1-2015-0006137-44 |
번호 | 청구항 |
---|---|
1 |
1 Q1 클록에서 k(k는 1 이상의 정수) 번째 아날로그 신호를 샘플링하고, Q2 클록에서 샘플링된 k 번째 아날로그 신호를 n(n은 1 이상의 정수) 비트 디지털 변환하는 제1 연속 근사 레지스터 아날로그 디지털 변환기(SAR ADC : Successive Approximation Register Analog Digital Converter);Q3 클록에서 상기 제1 SAR ADC에서 디지털 변환되고 남은 k 번째 아날로그 신호의 잔류 전압을 증폭하는 잔류 전압 증폭기; 및상기 Q1 클록 및 상기 Q2 클록에서 k-1 번째 아날로그 신호를 m(m은 1 이상의 정수) 비트 디지털 변환하고, 상기 Q3 클록에서 상기 잔류 전압 증폭기에서 출력되는 k 번째 아날로그 신호의 증폭된 잔류 전압을 샘플링하는 제2 SAR ADC;를 포함하고,상기 제1 SAR ADC, 상기 잔류 전압 증폭기 및 상기 제2 SAR ADC의 동작은 상기 Q1 클록, 상기 Q2 클록 및 상기 Q3 클록에 따라 반복 수행되어 연속적으로 입력되는 아날로그 입력 전압을 디지털 변환하고, 상기 잔류 전압 증폭기는 상기 제1 SAR ADC의 비교기와 분리되고, 상기 제2 SAR ADC가 상기 잔류 전압을 샘플링하는 때에 한해 동작하는 다단 연속 근사 레지스터 아날로그 디지털 변환기 |
2 |
2 제 1 항에 있어서, 상기 제1 SAR ADC는 n 비트 레벨 전압들을 생성하는 제1 커패시터 어레이; 상기 k 번째 아날로그 입력 전압과 상기 n 비트 레벨 전압들을 비교하는 제1 비교기; 및상기 비교 결과를 이용하여 상기 k 번째 아날로그 입력 전압을 n 비트 디지털 변환하는 제1 SAR 논리 회로를 포함하는 다단 연속 근사 레지스터 아날로그 디지털 변환기 |
3 |
3 제 1 항에 있어서, 상기 제2 SAR ADC는,m 비트 레벨 전압들을 생성하는 제2 커패시터 어레이; 상기 잔류 전압과 상기 m 비트 레벨 전압들을 비교하는 제2 비교기; 및상기 비교 결과를 이용하여 상기 잔류 전압을 m 비트 디지털 변환하는 제2 SAR 논리 회로를 포함하는 다단 연속 근사 레지스터 아날로그 디지털 변환기 |
4 |
4 제 2 항에 있어서, 상기 제1 커패시터 어레이는 2n-1 개의 커패시터로 구성되는 것을 특징으로 하는 다단 연속 근사 레지스터 아날로그 디지털 변환기 |
5 |
5 제 2 항에 있어서, 상기 제1 비교기는 상기 n 비트 레벨 전압들과 상기 k 번째 아날로그 입력 전압의 차이에 따라 하이(high) 또는 로(low) 신호를 출력하는 것을 특징으로 하는 다단 연속 근사 레지스터 아날로그 디지털 변환기 |
6 |
6 제 3 항에 있어서, 상기 제2 커패시터 어레이는 2m-1 개의 커패시터로 구성되는 것을 특징으로 하는 다단 연속 근사 레지스터 아날로그 디지털 변환기 |
7 |
7 제 3 항에 있어서, 상기 제2 비교기는 상기 m 비트 레벨 전압들과 상기 잔류 전압의 차이에 따라 하이(high) 또는 로(low) 신호를 출력하는 것을 특징으로 하는 다단 연속 근사 레지스터 아날로그 디지털 변환기 |
8 |
8 삭제 |
9 |
9 제 1 항에 있어서, 상기 제2 SAR ADC에서 디지털 변환되고 남은 잔류 전압을 다시 디지털 변환하는 적어도 하나의 SAR ADC를 더 포함하는 것을 특징으로 하는 다단 연속 근사 레지스터 아날로그 디지털 변환기 |
10 |
10 제 1 항에 있어서, 상기 k 번째 아날로그 입력 전압의 디지털 변환 해상도는 상기 제1 SAR ADC의 디지털 변환 해상도 및 제2 SAR ADC의 디지털 변환 해상도를 합한 것을 특징으로 하는 다단 연속 근사 레지스터 아날로그 디지털 변환기 |
11 |
11 삭제 |
12 |
12 삭제 |
13 |
13 삭제 |
14 |
14 삭제 |
지정국 정보가 없습니다 |
---|
순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
---|---|---|---|---|
1 | US07999719 | US | 미국 | FAMILY |
2 | US20100066583 | US | 미국 | FAMILY |
순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
---|---|---|---|---|
1 | US2010066583 | US | 미국 | DOCDBFAMILY |
2 | US7999719 | US | 미국 | DOCDBFAMILY |
순번 | 연구부처 | 주관기관 | 연구사업 | 연구과제 |
---|---|---|---|---|
1 | 지식경제부 및 정보통신연구진흥원 | 한국전자통신연구원 | IT성장동력핵심기술개발 | 45nm급 혼성 SoC용 아날로그 회로 |
특허 등록번호 | 10-1140349-0000 |
---|
표시번호 | 사항 |
---|---|
1 |
출원 연월일 : 20080916 출원 번호 : 1020080090653 공고 연월일 : 20120503 공고 번호 : 특허결정(심결)연월일 : 20120416 청구범위의 항수 : 9 유별 : H03M 1/12 발명의 명칭 : 다단 연속 근사 레지스터 아날로그 디지털 변환기 존속기간(예정)만료일 : 20160420 |
순위번호 | 사항 |
---|---|
1 |
(권리자) 한국전자통신연구원 대전광역시 유성구... |
제 1 - 3 년분 | 금 액 | 198,000 원 | 2012년 04월 20일 | 납입 |
제 4 년분 | 금 액 | 166,600 원 | 2015년 03월 27일 | 납입 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 | 2008.09.16 | 수리 (Accepted) | 1-1-2008-0650593-44 |
2 | 출원인정보변경(경정)신고서 | 2009.08.04 | 수리 (Accepted) | 4-1-2009-5150899-36 |
3 | 선행기술조사의뢰서 | 2009.11.04 | 수리 (Accepted) | 9-1-9999-9999999-89 |
4 | 선행기술조사보고서 | 2009.12.08 | 수리 (Accepted) | 9-1-2009-0067164-49 |
5 | 의견제출통지서 | 2010.05.18 | 발송처리완료 (Completion of Transmission) | 9-5-2010-0208904-55 |
6 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2010.07.15 | 수리 (Accepted) | 1-1-2010-0457054-88 |
7 | [명세서등 보정]보정서 | 2010.07.15 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2010-0457057-14 |
8 | 거절결정서 | 2010.11.30 | 발송처리완료 (Completion of Transmission) | 9-5-2010-0545671-72 |
9 | 명세서 등 보정서(심사전치) | 2010.12.29 | 보정승인 (Acceptance of amendment) | 7-1-2010-0053339-15 |
10 | 최후의견제출통지서 | 2011.02.21 | 발송처리완료 (Completion of Transmission) | 9-5-2011-0099000-17 |
11 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2011.04.01 | 수리 (Accepted) | 1-1-2011-0239304-85 |
12 | [명세서등 보정]보정서 | 2011.04.01 | 보정승인 (Acceptance of amendment) | 1-1-2011-0239318-13 |
13 | 의견제출통지서 | 2011.09.06 | 발송처리완료 (Completion of Transmission) | 9-5-2011-0508233-10 |
14 | [명세서등 보정]보정서 | 2011.10.25 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2011-0834935-19 |
15 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2011.10.25 | 수리 (Accepted) | 1-1-2011-0834922-26 |
16 | 등록결정서 | 2012.04.16 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0220551-93 |
17 | 출원인정보변경(경정)신고서 | 2015.02.02 | 수리 (Accepted) | 4-1-2015-0006137-44 |
기술번호 | KST2014045081 |
---|---|
자료제공기관 | NTB |
기술공급기관 | 한국전자통신연구원 |
기술명 | 다단 연속 근사 레지스터 아날로그 디지털 변환기 |
기술개요 |
본 발명에 따른 다단 연속 근사 레지스터 아날로그 디지털 변환기(Successive Approximation Register Analog Digital Converter)는 파이프라인 ADC와 유사한 수십 내지 수백 MHz 의 동작 속도를 유지하면서도 칩 면적과 전력소모를 줄일 수 있는 것을 특징으로 한다. 또한, 본 발명에 따른 아날로그 디지털 변환 방법은 다단으로 연결된 각 SAR ADC에서 동시 다발적으로 아날로그 디지털 변환이 이루어지므로, 아날로그 디지털 변환 시간을 줄일 수 있는 것을 특징으로 한다. ADC, SAR(Successive Approximation Register), pipeline ADC |
개발상태 | 기타 |
기술의 우수성 | |
응용분야 | |
시장규모 및 동향 | |
희망거래유형 | 라이선스 |
사업화적용실적 | |
도입시고려사항 |
과제고유번호 | 1415106883 |
---|---|
세부과제번호 | KI001926 |
연구과제명 | 45nm급 혼성 SoC용 아날로그 회로기술 개발 |
성과구분 | 등록 |
부처명 | 지식경제부 |
연구관리전문기관명 | 한국산업기술평가관리원 |
연구주관기관명 | 한국전자통신연구원 |
성과제출연도 | 2010 |
연구기간 | 200803~201102 |
기여율 | 1 |
연구개발단계명 | 기초연구 |
6T분류명 | IT(정보기술) |
과제고유번호 | 1415087082 |
---|---|
세부과제번호 | A1100-0801-3013 |
연구과제명 | (국문)45nm급혼성SoC용아날로그회로기술개발 |
성과구분 | 출원 |
부처명 | 지식경제부 |
연구관리전문기관명 | 정보통신연구진흥원 |
연구주관기관명 | 한국전자통신연구원 |
성과제출연도 | 2008 |
연구기간 | 200803~201102 |
기여율 | 1 |
연구개발단계명 | 개발연구 |
6T분류명 | IT(정보기술) |
[1020100129222] | 전류스위치 구동회로 및 디지털 아날로그 신호변환기 | 새창보기 |
---|---|---|
[1020100127115] | 아날로그 디지털 변환기 | 새창보기 |
[1020100125786] | 다중-루프를 갖는 위상 고정 루프 회로 | 새창보기 |
[1020100125775] | 파이프라인 아날로그 디지털 변환기 | 새창보기 |
[1020100125773] | 파이프라인 아날로그 디지털 변환기 | 새창보기 |
[1020100125022] | 차동 제어 위상 고정 루프 회로 | 새창보기 |
[1020100121449] | 연속 근사 아날로그 디지털 변환기 및 그것의 동작 방법 | 새창보기 |
[1020100108683] | 확산 스펙트럼 클럭 발생 회로 | 새창보기 |
[1020100103365] | 클럭 타이밍 조정장치 및 이를 이용하는 연속시간 델타-시그마 변조기 | 새창보기 |
[1020100090583] | 아날로그 디지털 변환 장치 및 그것의 기준 전압 제어 방법 | 새창보기 |
[1020100089624] | 아날로그 디지털 변환 장치 | 새창보기 |
[1020100087630] | 자동 주파수 제어 회로를 포함하는 위상 고정 루프 회로 및 그것의 동작 방법 | 새창보기 |
[1020100056911] | 이득제어 기능을 갖는 능동형 RC 적분기 및 연속시간 시그마-델타 변조기 | 새창보기 |
[1020100032656] | 가변적인 이득을 갖는 전압제어 발진기를 포함하는 위상 동기 루프 회로 | 새창보기 |
[1020100029810] | 레퍼런스 전압 공급 회로 | 새창보기 |
[1020080131642] | 펄스 생성기 및 연속시간 시그마-델타 변조기 | 새창보기 |
[1020080131613] | 고속 다단 전압 비교기 | 새창보기 |
[1020080131583] | 다단 듀얼 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법 | 새창보기 |
[1020080131549] | 아날로그 회로에서 dB-선형 이득 제어가 가능한 이득 조절 장치 및 그에 따른 증폭기 | 새창보기 |
[1020080115053] | 순차 접근 아날로그-디지털 변환기 | 새창보기 |
[1020080097842] | 알고리즘 아날로그-디지털 변환기 | 새창보기 |
[1020080090653] | 다단 연속 근사 레지스터 아날로그 디지털 변환기 | 새창보기 |
[1020080087332] | 락 검출 회로 및 락 검출 방법 | 새창보기 |
[1020080085999] | 밴드갭 기준전압 발생기 | 새창보기 |
[KST2015073897][한국전자통신연구원] | 비대칭신경회로망을이용한오버샘플링아날로그/디지탈변환기 | 새창보기 |
---|---|---|
[KST2015082701][한국전자통신연구원] | 전류모드 이중 적분형 변환장치 | 새창보기 |
[KST2015093324][한국전자통신연구원] | 플래시 아날로그 디지털 변환 장치 및 방법 | 새창보기 |
[KST2015078866][한국전자통신연구원] | 아날로그-디지털 변환기의 디지털 오류 교정 방법 | 새창보기 |
[KST2015084698][한국전자통신연구원] | 다단 듀얼 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법 | 새창보기 |
[KST2015086032][한국전자통신연구원] | 오프셋 전압 보정 회로 | 새창보기 |
[KST2015090433][한국전자통신연구원] | 혼합형 아날로그 디지털 변환 장치 및 그것의 동작 방법 | 새창보기 |
[KST2015094035][한국전자통신연구원] | 연속 근사 레지스터 아날로그 디지털 컨버터 및 이를 테스트하기 위한 BIST 장치의 동작 방법 | 새창보기 |
[KST2015097743][한국전자통신연구원] | 증폭기 공유 구조의 멀티-비트 파이프라인 아날로그-디지털변환기 | 새창보기 |
[KST2015084514][한국전자통신연구원] | 순차 접근 아날로그-디지털 변환기 | 새창보기 |
[KST2015086226][한국전자통신연구원] | 아날로그 디지털 변환 장치 및 그것의 기준 전압 제어 방법 | 새창보기 |
[KST2015095484][한국전자통신연구원] | 래치 및 그를 포함하는 아날로그 디지털 변환 장치 | 새창보기 |
[KST2015099363][한국전자통신연구원] | 아날로그 디지털 변환기 및 그것의 전력 절감 방법 | 새창보기 |
[KST2015084577][한국전자통신연구원] | 시간 지연 및 테스트 패턴 발생이 가능한 골드 코드 생성 장치 | 새창보기 |
[KST2015095635][한국전자통신연구원] | 병합 캐패시터 스위칭 구조의 멀티-비트 파이프라인아날로그-디지털 변환기 | 새창보기 |
[KST2015098784][한국전자통신연구원] | 연속 근사 레지스터 아날로그 디지털 컨버터 | 새창보기 |
[KST2015081835][한국전자통신연구원] | 알고리즘 아날로그-디지털 변환기 | 새창보기 |
[KST2015086338][한국전자통신연구원] | 클럭 타이밍 조정장치 및 이를 이용하는 연속시간 델타-시그마 변조기 | 새창보기 |
[KST2015096723][한국전자통신연구원] | 코덱 플랫폼 장치 | 새창보기 |
[KST2015099145][한국전자통신연구원] | 클럭 딜레이를 이용한 아날로그-디지털 변환장치 및 변환방법 | 새창보기 |
[KST2015074605][한국전자통신연구원] | 전류세그먼테이션에의한디지탈아날로그변환기 | 새창보기 |
[KST2015089731][한국전자통신연구원] | 접힌 기준전압 플래시 아날로그 디지털 변환기 및 그 방법 | 새창보기 |
[KST2015094294][한국전자통신연구원] | 고속 전송 시스템의 부호화/복호화 장치 및 방법 | 새창보기 |
[KST2015096470][한국전자통신연구원] | 다중 객체 환경에서 우선 순위 정보를 이용한 순화적 계산량 감소 방법 | 새창보기 |
[KST2015073774][한국전자통신연구원] | 파이프라인아날로그/디지틀변환기 | 새창보기 |
[KST2015088986][한국전자통신연구원] | 파이프라인 아날로그 디지털 변환기 | 새창보기 |
[KST2015091496][한국전자통신연구원] | 펄스 생성기 및 이를 포함하는 아날로그-디지털 변환기 | 새창보기 |
[KST2015092803][한국전자통신연구원] | 대역통과 샘플링 수신기 | 새창보기 |
[KST2015086747][한국전자통신연구원] | 파이프라인 아날로그 디지털 변환기 | 새창보기 |
[KST2015089159][한국전자통신연구원] | 아날로그 디지털 변환기 | 새창보기 |
번호 | 심판번호(숫자) | 심판번호(문자) | 사건의표시 | 청구일 | 심결일자 |
---|---|---|---|---|---|
1 | 2010101010001 | 2010원10001 | 2008년 특허출원 제0090653호 거절결정불복 | 2010.12.29 | 2012.04.16 |