맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

병합 캐패시터 스위칭 구조의 멀티-비트 파이프라인아날로그-디지털 변환기

  • 기술번호 : KST2015095635
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 병합 캐패시터 스위칭 구조의 멀티-비트 파이프라인 아날로그-디지털 변환기(Analog-to-Digital Converter)에 관한 것으로, 멀티-비트 파이프라인 아날로그-디지털 변환기에 사용되는 MDAC 회로에서 각 차동 캐패시터의 하판(bottom plate) 사이에 스위치를 연결하여 추가적인 기준전압 없이 증폭기의 입력공통모드 전압을 일정하게 유지하도록 함으로써, 입력 디지털 코드에 관계없이 항상 일정한 입력공통모드 전압을 유지하여 MDAC의 동작속도 및 성능을 향상시킬 수 있는 것을 특징으로 한다. 아날로그-디지털 변환기, analog-to-digital converter, ADC, 멀티플라잉 디지털-아날로그 변환기, Multiplying Digital-to-Analog Converter, MDAC, 병합 캐패시터 스위칭
Int. CL H03M 1/12 (2006.01)
CPC
출원번호/일자 1020060119423 (2006.11.30)
출원인 한국전자통신연구원
등록번호/일자 10-0801962-0000 (2008.01.31)
공개번호/일자
공고번호/일자 (20080212) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2006.11.30)
심사청구항수 5

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 전영득 대한민국 대전 중구
2 이승철 대한민국 대전 서구
3 김귀동 대한민국 대전 대덕구
4 권종기 대한민국 대전 서구
5 김종대 대한민국 대전 서구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신영무 대한민국 서울특별시 강남구 영동대로 ***(대치동) KT&G타워 *층(에스앤엘파트너스)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2006.11.30 수리 (Accepted) 1-1-2006-0887585-01
2 선행기술조사의뢰서
Request for Prior Art Search		 2007.10.05 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2007.11.08 수리 (Accepted) 9-1-2007-0064952-16
4 등록결정서
Decision to grant		 2008.01.29 발송처리완료 (Completion of Transmission) 9-5-2008-0044764-09
5 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
6 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
아날로그 입력 전압을 저장하며 다수의 샘플링 캐패시터를 병합하여 이루어진 제 1, 2 차동 캐패시터; 상기 제 1, 2 차동 캐패시터를 통한 잔류 전압을 증폭하여 출력하는 증폭기;입력단에 연결된 N-비트 플래시 ADC; 및상기 N-비트 플래시 ADC로부터 출력되는 디지털 코드에 따라 제 1 스위치 내지 제 3 스위치를 통해 상기 제 1, 2 차동 캐패시터에 인가되는 전압을 제어하는 디코딩 회로로 이루어진 MDAC(Multiplying Digital-to-Analog Converter)을 포함하며,상기 디코딩 회로는,상기 디지털 코드의 비트가 서로 같은 값을 갖지 않는 경우, 상기 제 1 차동 캐패시터의 하판과 상기 제 2 차동 캐패시터의 하판에 연결된 상기 제 3 스위치를 턴온시켜 상기 제 1, 2 차동 캐패시터에 저장되는 전하량의 합이 0이 되도록 제어하는 것을 특징으로 하는 병합 캐패시터 스위칭 구조의 멀티-비트 파이프라인 아날로그-디지털 변환기
2 2
제 1항에 있어서, 상기 디코딩 회로는,상기 디지털 코드의 비트가 서로 같은 값을 갖지 않는 경우, 양 또는 음의 기준전압(±VREF)에 연결된 상기 제 1 스위치 및 제 2 스위치는 턴오프 시키고, 상기 제 1 차동 캐패시터의 하판과 상기 제 2 차동 캐패시터의 하판에 연결된 상기 제 3 스위치는 턴온시키는 것을 특징으로 하는 병합 캐패시터 스위칭 구조의 멀티-비트 파이프라인 아날로그-디지털 변환기
3 3
제 1항에 있어서, 상기 제 1, 2 차동 캐패시터에 저장되는 전하량의 합이 0이 되는 경우, 상기 증폭기의 입력공통모드 전압이 일정하게 유지되는 것을 특징으로 하는 병합 캐패시터 스위칭 구조의 멀티-비트 파이프라인 아날로그-디지털 변환기
4 4
제 1항에 있어서, 상기 디코딩 회로는,상기 디지털 코드의 비트가 서로 같은 값을 갖는 경우, 상기 제 1 스위치 및 제 2 스위치를 턴온시켜 양 또는 음의 기준전압(±VREF)을 상기 제 1, 2 차동 캐패시터에 각각 인가하고, 상기 제 3 스위치를 턴오프 시키는 것을 특징으로 하는 병합 캐패시터 스위칭 구조의 멀티-비트 파이프라인 아날로그-디지털 변환기
5 5
제 1항에 있어서, 다수의 피드백 캐패시터를 병합하여 이루어진 제 3 차동 캐패시터를 더 포함하는 것을 특징으로 하는 병합 캐패시터 스위칭 구조의 멀티-비트 파이프라인 아날로그-디지털 변환기
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US07532146 US 미국 FAMILY
2 US20080129576 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2008129576 US 미국 DOCDBFAMILY
2 US7532146 US 미국 DOCDBFAMILY
국가 R&D 정보가 없습니다.