| 1 |
1
제1 신호 및 제2 신호를 입력 받고 상기 제1 신호 및 상기 제2 신호 간의 듀티 사이클 차이가 보정된 제3 신호 및 제4 신호를 생성하는 듀티 사이클 보정기;
상기 제1 신호의 정 에지 및 상기 제2 신호의 정 에지 간의 제1 위상 차 및 상기 제3 신호의 부 에지 및 상기 제4 신호의 부 에지 간의 제2 위상 차에 기초하여 제어 전압을 생성하고, [-2π, 2π] 의 위상 포획 범위를 가지는 위상 검출기; 및
복수의 지연기 셀들을 포함하고, 상기 제어 전압에 기초하여 상기 제1 신호를 지연하여 상기 제2 신호를 생성하는 지연 회로 라인
을 포함하는 지연 동기 루프 회로
|
| 2 |
2
제1항에 있어서,
상기 위상 검출기는
상기 제1 위상차 또는 상기 제2 위상 차가 구간 [-π, π]에 포함되면 상기 제1 위상 차 또는 상기 제2 위상 차에 비례하는 상기 제어 전압을 생성하고, 상기 제1 위상차 또는 상기 제2 위상 차가 구간 [-2π, -π]에 포함되면 음의 최대 값을 가지는 상기 제어 전압을 생성하고, 상기 제1 위상차 또는 상기 제2 위상 차가 구간 [π, 2π]에 포함되면 양의 최대 값을 가지는 상기 제어 전압을 생성하는 지연 동기 루프 회로
|
| 3 |
3
제1항에 있어서,
상기 복수의 지연기 셀들 각각은
제1 차동 입력 신호 쌍을 입력 받고, 상기 제1 차동 입력 신호 쌍의 정 에지가 빠르게 천이하도록 조정된 제2 차동 신호 쌍을 생성하는 제1 버퍼; 및
상기 제2 차동 신호 쌍을 보간하여 제3 차동 신호 쌍을 출력하는 제2 버퍼
를 포함하고,
상기 지연 회로 라인은
이전 지연기 셀의 출력 신호 쌍을 다음 지연기 셀의 입력 신호 쌍으로 전달하는 지연 동기 루프 회로
|
| 4 |
4
제3항에 있어서,
상기 제1 버퍼는
상기 제어 전압에 기초하여 상기 제2 차동 신호 쌍에 대응하는 노드의 방전을 적응적으로 보조하는 지연 동기 루프 회로
|
| 5 |
5
제1항에 있어서,
상기 듀티 사이클 보정기는
상기 제1 신호 및 상기 제1 신호의 지연 신호 중 하나를 상기 제2 신호에 기초하여 선택하는 제1 다중화기; 및
상기 제2 신호 및 상기 제2 신호의 지연 신호 중 하나를 상기 제1 신호에 기초하여 선택하는 제2 다중화기
를 포함하는 지연 동기 루프 회로
|
| 6 |
6
제1 입력 신호의 정 에지 및 제2 입력 신호의 정 에지 간의 제1 위상 차가 구간 [-π, π]에 포함되면 상기 제1 위상 차에 비례하는 길이의 제1 제어 펄스 쌍을 생성하고, 상기 제1 위상 차가 [-2π, -π] 또는 [π, 2π]에 포함되면 고정된 최대 길이의 상기 제1 제어 펄스 쌍을 생성하는 정 에지 검출 수단;
상기 제1 입력 신호 및 상기 제2 입력 신호를 입력 받고 상기 제1 입력 신호 및 상기 제2 입력 신호 간의 듀티 사이클 차이가 보정된 제3 신호 및 제4 신호를 생성하는 듀티 사이클 보정 수단; 및
상기 제3 신호의 부 에지 및 상기 제4 신호의 부 에지 간의 제2 위상 차가 구간 [-π, π]에 포함되면 상기 제2 위상 차에 비례하는 길이의 제2 제어 펄스 쌍을 생성하고, 상기 제2 위상 차가 [-2π, -π] 또는 [π, 2π]에 포함되면 고정된 최대 길이의 상기 제2 제어 펄스 쌍을 생성하는 부 에지 검출 수단
을 포함하는 지연 동기 루프 회로의 위상 검출기
|
| 7 |
7
제6항에 있어서,
상기 제1 제어 펄스 쌍 및 상기 제2 펄스 쌍에 기초하여 제3 제어 펄스 쌍을 생성하는 병합 수단
을 더 포함하는 지연 동기 루프 회로의 위상 검출기
|
| 8 |
8
제6항에 있어서,
상기 제1 제어 펄스 쌍 및 상기 제2 제어 펄스 쌍에 기초하여 지연 동기 루프 회로의 제어 전압을 생성하는 전압 변환 수단
을 더 포함하는 지연 동기 루프 회로의 위상 검출기
|
| 9 |
9
제6항에 있어서,
상기 정 에지 검출 수단은
상기 제1 입력 신호, 상기 제1 입력 신호의 반전 신호, 상기 제2 입력 신호 및 상기 제2 입력 신호의 반전 신호를 입력 받는 지연 동기 루프 회로의 위상 검출기
|
| 10 |
10
제6항에 있어서,
상기 부 에지 검출 수단은
상기 제1 입력 신호, 상기 제1 입력 신호의 반전 신호, 상기 제2 입력 신호 및 상기 제2 입력 신호의 반전 신호를 입력 받는 지연 동기 루프 회로의 위상 검출기
|
| 11 |
11
제6항에 있어서,
상기 듀티 사이클 보정 수단은
상기 제1 입력 신호 및 상기 제1 입력 신호의 지연 신호 중 하나를 상기 제2 입력 신호에 기초하여 상기 제3 신호로 선택하는 제1 다중화기; 및
상기 제2 입력 신호 및 상기 제2 입력 신호의 지연 신호 중 하나를 상기 제1 입력 신호에 기초하여 상기 제4 신호로 선택하는 제2 다중화기
를 포함하는 지연 동기 루프 회로의 위상 검출기
|
| 12 |
12
제11항에 있어서,
상기 제1 다중화기는
상기 제2 입력 신호가 논리 "1"에 대응할 때 상기 제1 입력 신호의 지연 신호를 상기 제3 신호로 선택하고, 상기 제2 입력 신호가 논리 "0"에 대응할 때 상기 제1 입력 신호를 상기 제3 신호로 선택하는 지연 동기 루프 회로의 위상 검출기
|
| 13 |
13
제11항에 있어서,
상기 제2 다중화기는
상기 제1 입력 신호가 논리 "1"에 대응할 때 상기 제2 입력 신호의 지연 신호를 상기 제4 신호로 선택하고, 상기 제1 입력 신호가 논리 "0"에 대응할 때 상기 제2 입력 신호를 상기 제4 신호로 선택하는 지연 동기 루프 회로의 위상 검출기
|
| 14 |
14
복수의 지연기 셀들을 포함하고,
상기 복수의 지연기 셀들 각각은
제1 차동 입력 신호 쌍을 입력 받고, 상기 제1 차동 입력 신호 쌍의 정 에지가 빠르게 천이하도록 조정된 제2 차동 신호 쌍을 생성하는 제1 버퍼; 및
상기 제2 차동 신호 쌍을 보간하여 제3 차동 신호 쌍을 출력하는 제2 버퍼
를 포함하고,
이전 지연기 셀의 출력 신호 쌍을 다음 지연기 셀의 입력 신호 쌍으로 전달하는 지연 동기 루프 회로
|
| 15 |
15
제14항에 있어서,
상기 제1 버퍼는
상기 제어 전압에 기초하여 상기 제2 차동 신호 쌍에 대응하는 노드의 방전을 적응적으로 보조하는 지연 동기 루프 회로
|
| 16 |
16
제14항에 있어서,
상기 제1 버퍼는
상기 제1 차동 입력 신호 쌍이 게이트 단자에 연결되는 피모스 트랜지스터 쌍;
게이트 단자는 상대방의 드레인 단자에 연결되고, 드레인 단자는 각각 상기 피모스 트랜지스터 쌍과 반전되어 상기 제2 차동 신호 쌍과 연결되는 엔모스 트랜지스터 쌍
을 포함하는 지연 동기 루프 회로
|
| 17 |
17
제14항에 있어서,
상기 제2 버퍼는
상기 제2 차동 신호 쌍의 음의 신호를 입력 받는 제1 인버터;
상기 제2 차동 신호 쌍의 양의 신호를 입력 받는 제2 인버터;
상기 제1 인버터의 출력을 입력 받는 제3 인버터;
상기 제2 인버터의 출력을 입력 받는 제4 인버터;
상기 제2 차동 신호 쌍의 음의 신호를 입력 받는 제5 인버터;
상기 제2 차동 신호 쌍의 양의 신호를 입력 받는 제6 인버터;
상기 제4 인버터의 출력 및 상기 제4 인버터의 출력이 연결된 노드를 입력으로 하는 제7 인버터; 및
상기 제3 인버터의 출력 및 상기 제6 인버터의 출력이 연결된 노드를 입력으로 하는 제8 인버터
를 포함하는 지연 동기 루프 회로
|
