맞춤기술찾기
이전대상기술
SoP용 무마스크 기반 페이스트 소재 및 공정기술 개발
- 기술번호 : KST2014063180
- 담당센터 : 대전기술혁신센터
- 전화번호 : 042-610-2279
| 요약 | 본 발명은 생산수율을 향상시킬 수 있는 플립 칩 본딩 방법 및 그의 구조를 개시한다. 제 1 기판과 제 2 기판에 각각 형성된 제 1 전극 및 제 2 전극 중 적어도 하나의 상부에 솔더 범프를 형성하고; 상기 제 1 기판과 상기 제 2 기판 사이에 스페이스 볼을 구비한 제 2 수지를 개재하여 상기 제 1 전극과 상기 제 2 전극을 대향시키고; 상기 제 2 수지를 플로우 시키면서 상기 제 1 기판과 상기 제 2 기판을 상기 스페이스 볼의 직경보다 작은 간격으로 압착시켜 상기 솔더 범프를 상기 제 1 전극과 상기 제 2 전극에 연결한다.솔더 범프(solder bump), 스페이스(space), 수지, 플립(flip), 칩(chip) |
|---|---|
| Int. CL | H01L 21/60 (2006.01) H01L 23/48 (2006.01) |
| CPC | |
| 출원번호/일자 | 1020090098239 (2009.10.15) |
| 출원인 | 한국전자통신연구원 |
| 등록번호/일자 | 10-1234597-0000 (2013.02.13) |
| 공개번호/일자 | 10-2011-0041181 (2011.04.21) 문서열기 |
| 공고번호/일자 | (20130222) 문서열기 |
| 국제출원번호/일자 | |
| 국제공개번호/일자 | |
| 우선권정보 | |
| 법적상태 | 소멸 |
| 심사진행상태 | 수리 |
| 심판사항 | |
| 구분 | 신규 |
| 원출원번호/일자 | |
| 관련 출원번호 | |
| 심사청구여부/일자 | Y (2009.10.15) |
| 심사청구항수 | 15 |
출원인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 한국전자통신연구원 | 대한민국 | 대전광역시 유성구 |
발명자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 엄용성 | 대한민국 | 대전광역시 유성구 |
| 2 | 문종태 | 대한민국 | 충청남도 계룡시 대실남북로 ** |
| 3 | 최광성 | 대한민국 | 대전광역시 유성구 |
대리인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 오세준 | 대한민국 | 서울특별시 강남구 테헤란로 *길 ** *층(역삼동)(특허법인 고려) |
| 2 | 권혁수 | 대한민국 | 서울특별시 강남구 언주로 ***, *층(삼일빌딩, 역삼동)(KS고려국제특허법률사무소) |
| 3 | 송윤호 | 대한민국 | 서울특별시 강남구 언주로 *** (역삼동) *층(삼일빌딩)(케이에스고려국제특허법률사무소) |
최종권리자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 한국전자통신연구원 | 대전광역시 유성구 |
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2009.10.15 | 수리 (Accepted) | 1-1-2009-0632298-03 |
| 2 | [출원서등 보정]보정서 [Amendment to Patent Application, etc.] Amendment |
2009.10.16 | 불수리 (Non-acceptance) | 1-1-2009-0636172-42 |
| 3 | 서류반려이유통지서 Notice of Reason for Return of Document |
2009.10.23 | 발송처리완료 (Completion of Transmission) | 1-5-2009-0079401-31 |
| 4 | 서류반려통지서 Notice for Return of Document |
2009.11.24 | 발송처리완료 (Completion of Transmission) | 1-5-2009-0089646-99 |
| 5 | 의견제출통지서 Notification of reason for refusal |
2012.10.22 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0626724-06 |
| 6 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2012.11.30 | 수리 (Accepted) | 1-1-2012-0994844-16 |
| 7 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2012.11.30 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2012-0994843-60 |
| 8 | 등록결정서 Decision to grant |
2013.02.04 | 발송처리완료 (Completion of Transmission) | 9-5-2013-0079664-13 |
| 9 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2015.02.02 | 수리 (Accepted) | 4-1-2015-0006137-44 |
| 번호 | 청구항 |
|---|---|
| 1 |
1 제 1 기판과 제 2 기판에 각각 형성된 제 1 전극 및 제 2 전극 중 적어도 하나의 상부에 솔더 범프들을 형성하는 단계;상기 제 1 기판과 상기 제 2 기판 사이에 스페이스 볼을 구비한 제 2 수지를 개재하여 상기 제 1 전극과 상기 제 2 전극을 대향시키는 단계; 및상기 제 2 수지를 플로우 시키면서 상기 제 1 기판과 상기 제 2 기판을 상기 스페이스 볼의 직경보다 작은 간격으로 압착시켜 상기 솔더 범프들을 상기 제 1 전극과 상기 제 2 전극에 연결하는 단계를 포함하는 플립 칩 본딩 방법 |
| 2 |
2 제 1 항에 있어서, 상기 제 1 전극 또는 상기 제 2 전극 상의 상기 솔더 범프들의 바닥 면적 또는 바닥 선폭에 대한 상기 솔더 범프들의 높이의 비율이 상기 솔더 범프들의 종횡비로 정의되면, 상기 솔더 범프들은 0 |
| 3 |
3 삭제 |
| 4 |
4 삭제 |
| 5 |
5 제 2 항에 있어서, 상기 제 1 기판과 상기 제 2 기판을 압착시키는 단계는, 상기 최대 종횡비로 형성된 상기 솔더 범프들이 제 1 전극 및 제 2 전극에 접촉되는 제 1 간격을 갖도록 상기 제 1 기판과 상기 제 2 기판을 제 1 압력으로 압착하는 제 1 단계와,상기 최소 종횡비로 형성된 상기 솔더 범프들이 상기 제 1 전극 및 제 2 전극에 접촉되는 제 2 간격을 갖도록 상기 제 1 기판과 상기 제 2 기판을 상기 제 1 압력에 비해 높은 제 2 압력으로 압착하는 제 2 단계와, 상기 제 1 기판과 상기 제 2 기판이 상기 제 2 간격보다 거리가 더 큰 제 3 간격을 갖도록 상기 제 1 기판과 상기 제 2 기판을 상기 제 2 압력보다 낮은 제 3 압력으로 감압하는 제 3 단계를 포함하는 플립 칩 본딩 방법 |
| 6 |
6 제 5 항에 있어서, 상기 제 3 단계는 상기 스페이스 볼의 탄성력에 의해 상기 제 2 간격보다 큰 상기 제 3 간격으로 복귀되는 것을 특징으로 하는 플립 칩 본딩 방법 |
| 7 |
7 제 5 항에 있어서, 상기 제 1 단계에서 상기 제 2 단계까지 상기 제 2 수지를 플로우시키고, 상기 제 2 단계에서 제 3 단계까지 상기 제 2 수지를 경화시키는 것을 포함하는 플립 칩 본딩 방법 |
| 8 |
8 제 7 항에 있어서, 상기 제 2 단계에서 상기 2 수지의 점도는 100 cps를 갖는 것을 특징으로 하는 플립 칩 본딩 방법 |
| 9 |
9 제 1 항에 있어서, 상기 솔더 범프들을 형성하는 단계는,상기 제 1 기판 또는 상기 제 2 기판 중 적어도 하나의 상부에 제 1 수지를 형성하는 단계와, 상기 제 1 수지를 플로우 시키면서 상기 제 1 전극 및 상기 제 2 전극 중 적어도 하나의 상부에 솔더 범프들을 형성하는 단계를 포함하는 플립 칩 본딩 방법 |
| 10 |
10 제 9 항에 있어서, 상기 제 1 수지는 솔더 파우더와 폴리머 수지가 1:9 내지 5:5 체적비로 혼합된 것을 포함하는 플립 칩 본딩 방법 |
| 11 |
11 제 9 항에 있어서, 상기 제 1 수지는 상기 솔더 파우더의 표면에 형성되는 자연 산화막을 제거하는 제 1 환원제를 더 포함하는 플립 칩 본딩 방법 |
| 12 |
12 제 9 항에 있어서, 상기 제 1 수지는 경화제, 또는 촉매를 더 포함하는 플립 칩 본딩 방법 |
| 13 |
13 제 1 항에 있어서, 상기 제 2 수지는 폴리머 수지에 상기 스페이스 볼이 2% 내지 4%의 체적 혼합비로 혼합된 것을 특징으로 하는 플립 칩 본딩 방법 |
| 14 |
14 제 1 항에 있어서, 상기 제 2 수지는 상기 솔더 범프들의 표면에 형성되는 자연 산화막을 제거하는 제 2 환원제를 더 포함하는 플립 칩 본딩 방법 |
| 15 |
15 제 1 항에 있어서, 상기 솔더 범프들을 형성하는 단계는,상기 제 1 전극 또는 상기 제 2 기판 상에 형성된 상기 솔더 범프들을 공기 중에 노출시키기 위해 상기 제 1 수지를 제거하는 단계를 포함하는 플립 칩 본딩 방법 |
| 16 |
16 제 1 전극이 형성된 제 1 기판;상기 제 1 전극에 대향하여 제 2 전극이 형성되어 있고, 상기 제 1 기판과 소정 간격을 갖고 상기 제 1 기판 상에 형성된 제 2 기판;상기 제 2 전극 및 상기 제 1 전극 사이에 연결되는 솔더 범프; 및상기 솔더 범프에 인접하여 형성되어 있고, 상기 제 2 기판과 상기 제 1 기판 사이의 간격을 유지하기 위해 상기 제 2 기판 및 상기 제 1 기판 사이에 형성된 스페이스 볼을 구비한 제 2 수지를 포함하는 플립 칩 본딩 구조 |
| 17 |
17 제 16 항에 있어서, 상기 스페이스 볼은 탄성력을 갖는 플라스틱 재질을 포함하는 플립 칩 본딩 구조 |
| 지정국 정보가 없습니다 |
|---|
| 순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
|---|---|---|---|---|
| 1 | US08211745 | US | 미국 | FAMILY |
| 2 | US20110089577 | US | 미국 | FAMILY |
DOCDB 패밀리 정보
| 순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
|---|---|---|---|---|
| 1 | US2011089577 | US | 미국 | DOCDBFAMILY |
| 2 | US8211745 | US | 미국 | DOCDBFAMILY |
| 국가 R&D 정보가 없습니다. |
|---|
- 본 등록정보는 참고용으로 법적증빙자료로 사용할 수 없습니다.
- 데이터 이관에 따른 소요기간(1일)으로 인하여 등록원부와 일부 차이가 발생할 수 있으며, 일부 정보(부기, 상세 주소 등)를 제공하지 않고 있습니다.
- 법적증빙자료로 활용하시거나 더 자세한 정보를 보시려면 등록원부를 발급받아 사용하시기 바랍니다.
| 특허 등록번호 | 10-1234597-0000 |
|---|
권리란
| 표시번호 | 사항 |
|---|---|
| 1 |
출원 연월일 : 20091015 출원 번호 : 1020090098239 공고 연월일 : 20130222 공고 번호 : 특허결정(심결)연월일 : 20130204 청구범위의 항수 : 15 유별 : H01L 21/60 발명의 명칭 : 플립 칩 본딩 방법 및 그의 구조 존속기간(예정)만료일 : 20190214 |
특허권자란
| 순위번호 | 사항 |
|---|---|
| 1 |
(권리자) 한국전자통신연구원 대전광역시 유성구... |
등록료란
| 제 1 - 3 년분 | 금 액 | 315,000 원 | 2013년 02월 14일 | 납입 |
| 제 4 년분 | 금 액 | 259,000 원 | 2016년 01월 27일 | 납입 |
| 제 5 년분 | 금 액 | 259,000 원 | 2017년 01월 24일 | 납입 |
| 제 6 년분 | 금 액 | 259,000 원 | 2018년 01월 29일 | 납입 |
- 본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
- 정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
- 해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 | 2009.10.15 | 수리 (Accepted) | 1-1-2009-0632298-03 |
| 2 | [출원서등 보정]보정서 | 2009.10.16 | 불수리 (Non-acceptance) | 1-1-2009-0636172-42 |
| 3 | 서류반려이유통지서 | 2009.10.23 | 발송처리완료 (Completion of Transmission) | 1-5-2009-0079401-31 |
| 4 | 서류반려통지서 | 2009.11.24 | 발송처리완료 (Completion of Transmission) | 1-5-2009-0089646-99 |
| 5 | 의견제출통지서 | 2012.10.22 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0626724-06 |
| 6 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2012.11.30 | 수리 (Accepted) | 1-1-2012-0994844-16 |
| 7 | [명세서등 보정]보정서 | 2012.11.30 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2012-0994843-60 |
| 8 | 등록결정서 | 2013.02.04 | 발송처리완료 (Completion of Transmission) | 9-5-2013-0079664-13 |
| 9 | 출원인정보변경(경정)신고서 | 2015.02.02 | 수리 (Accepted) | 4-1-2015-0006137-44 |
| 기술번호 | KST2014063180 |
|---|---|
| 자료제공기관 | 미래기술마당 |
| 기술공급기관 | 한국전자통신연구원 |
| 기술명 | SoP용 무마스크 기반 페이스트 소재 및 공정기술 개발 |
| 기술개요 |
본 발명은 생산수율을 향상시킬 수 있는 플립 칩 본딩 방법 및 그의 구조를 개시한다. 제 1 기판과 제 2 기판에 각각 형성된 제 1 전극 및 제 2 전극 중 적어도 하나의 상부에 솔더 범프를 형성하고; 상기 제 1 기판과 상기 제 2 기판 사이에 스페이스 볼을 구비한 제 2 수지를 개재하여 상기 제 1 전극과 상기 제 2 전극을 대향시키고; 상기 제 2 수지를 플로우 시키면서 상기 제 1 기판과 상기 제 2 기판을 상기 스페이스 볼의 직경보다 작은 간격으로 압착시켜 상기 솔더 범프를 상기 제 1 전극과 상기 제 2 전극에 연결한다.솔더 범프(solder bump), 스페이스(space), 수지, 플립(flip), 칩(chip) |
| 개발상태 | 유사환경 테스트 |
| 기술의 우수성 |
1) 최근에 스마트 폰과 태블릿 PC의 등장으로 모바일 기기 시장이 급격히 증가하고 있으며 이에 따라 반도체 패키지 시장은 급격하게 플립 칩 패키지로 전화하고 있으며 플립칩 패키지 시장은 폭발적으로 증가하고 있음 2) 플립칩 기술 중 솔더 범프를 사용하는 플립칩 패키지 시장이 급격히 증가하고 있음 3) SMT 공정이 필수적으로 요구되는 반도체 소자 및 기판상에 미세 피치 고 신뢰성이 요구되는 솔더범핑 공정을 위한 기본 소재로서 반도체 산업 전반에 걸쳐서 사용될 수 있음 4) 개인용 휴대기기와 같이 저생산 비용이 요구되는 제품에의 핵심소재로서 적용이 기대됨. MC용 기기의 경우 충격에 대한 신뢰성 확보를 위하여 미세피치의 솔더 범프를 형성할 수 있는 SoP(Solder on Pad)소재 개발이 시급히 요구되고 있음 5) 산업적 측면으로 High-end product인 CPU 칩을 기판에 실장하여 패키징하기 위해 향후 2~3년 이후 피치 150um 미만의 solder bump를 기판에 형성하는 소재가 필요하며 이를 위해 국내 대기업뿐만 아니라 국외기업도 개발에 중점을 두고 있으며 SoP를 이용한 저공정비로 인하여 관련 산업 경쟁력을 형성 높일 수 있을 것으로 판단됨 6) 기술적 측면으로 현재 미세피치용 솔더범프는 반도체 공정을 사용하여 솔더 열증착 방법을 사용하므로 복잡한 공정의 고비용이 요구됨 - 이를 극복하기 위하여 본 과제에서 제안한 솔더파우더와 플럭싱 기능이 있는 고분자수지를 혼합한 SoP 소재를 사용함 - 미세피치용 범프 형성을 위한 SoP에 사용되는 솔더는 친환경 소재인 고온용으로 Sn/Ag/Cu를 사용하고, 저온용으로 Sn/Bi 를 사용함 - 반도체 관련 산업의 선두그룹인 국내 대기업과 솔더 파우더 관련 전문업체의 활성화와 더불어 향후 3차원 적층용 실리콘 기판 및 고성능 PCB에 필수적으로 요구되는 파인피치 범프를 형성하는 기술적 산업적 기반이 확고함 7) 경제적 측면 - 솔더페이스트의 경우 약 90% 이상을 반제품 또는 완제품 형태로 수입하고 의존하고 있으며, 언더필 또한 80%이상을 수입하여 사용하고 있다. 따라서 본 기술 개발이 완료되어 휴대단말기기에 적용을 예상할 경우 2011년 250억 원의 수입대체 효과 및 1,000억 원 수준의 수출효과를 기대할 수 있음 - CPU와 같은 high-end product 뿐만 아니라 우리나라가 강점을 가지고 있는 display 분야 즉, LCD, OLED driver IC의 기판과의 interconnection을 위한 범핑 기술을 확보함으로 관련 부품 소재 산업의 국제 경쟁력을 지속적으로 유지할 수 있을 것으로 판단됨 |
| 응용분야 |
1) 차세대 응용제품을 생산하기 위한 초소형 부품개발, 소재, 회로설계, 공정을 위하여 플립 칩 본딩 방법으로 미세피치 솔더 범프와 같은 기술이 필요함 2) 반도체 소자와 같은 전자 부품들은 회로 기판(Printed Circuit Board : PCB)에 실장되어 제품으로 상용화될 수 있는데 종래에는 리드 프레임과 같은 연결 배선이 추가적으로 설계되었으나, 최근 플립 칩 본딩 기술과 같은 기판 레벨의 패키지 기술이 연구 개발이 대두되고 있음 3) 대만은 플립칩 범핑에 있어서 가장 큰 시장으로 많은 회사들이 구리전극 기술을 접목하여 CPU, GPU, APE, BB, ASIC, FPGA 그리고 메모리를 생산하는데 적용하려고 함 4) 플립칩은 기존 반도체 패키징 방식 대비 멀티핀화, 고속화, 고성능, 소형화가 가능해 점점 얇아지는 디스플레이 기술의 니즈에 최적화된 방식임 5) 플립칩 기술은 광소자(GaAs 소자), 마이크로웨이브 통신(휴대용 단말기), 메모리소자(PCMCIA카드, PC 등에 SRAM, DRAM소자 사용), LCD 소자(COG기술에 사용) 및 자동차 under hood 전자부품 등에 사용될 수 있음 6) 플립칩의 광범위한 활용을 이용하여 플립칩의 가격을 낮추기 위한 방법으로 저가형 플립칩 범프 기술과 flip chip on organic substrates 기술이 복합된 DCA(direct chip attach)기술이 매우 유용하게 됨 |
| 시장규모 및 동향 |
1. 해외 시장동향 1) 2011년 세계 PCB 시장은 글로벌 경기의 불확실성에도 불구하고 전년대비 4% 증가한 588억 달러이며 세계 전자산업 시장에서 PCB의 시장 점유율은 3.6%임 - 2011년 아시아 시장의 점유율은 전 세계 전자회로기판의 90%를 점유하고 있으며, 중국 및 일본, 한국, 대만 4개국의 점유율은 전 세계 전자회로기판의 83%를 차지함 (한국전자회로산업협회(KPCA), WECC Report, 2012) 2) 반도체 패키징 재료시장의 규모가 2011년 228억 달러, 2015년에는 257억 달러로 성장할 전망임 - 반도체 패키징 재료 시장의 가장 큰 부분을 차지하는 적층 기판 시장의 규모는 2011년 세계 97억 달러로 추산되며, 향후 5년 간 연 평균 8%의 속도로 성장할 것으로 예측됨 (국제반도체장비재료협회(SEMI)와 테크서치 인터내셔널(TechSearch International), 글로벌 반도체 패키징 재료 전망: '2011/2012’, 2011.12) 2. 국내 시장동향 1) 2011년 국내 PCB 산업 규모는 2010년 대비 13% 증가한 15조7천억 원으로 집계됨 2) 2011년 전자회로기판 제조업체들은 반도체, 스마트폰, 태블릿 PC를 중심으로 한 성장으로 전년대비 약 11% 증가한 8조1천억 원의 매출을 기록한 것으로 조사됨 3) 원자재 산업은 새로운 제품군 시장이 안정화되며 전년대비 약 10% 성장한 2조8천억 원의 시장을 형성하였고 2012년에도 제조업체들의 매출 성장과 수출 등에 힘입어 약 9% 성장한 2조2천억 원 정도의 시장 규모가 예상됨 (한국전자회로산업협회(KPCA), WECC Report, 2012) 4) 2013년 국내 반도체 후공정 산업은 패키징 시장이 약 1조 원, 테스트 시장은 약 4000억 원 규모임 - 현재 국내의 반도체 패키징 관련 업체는, 하나마이크론 등 약 8곳임 |
| 희망거래유형 | |
| 사업화적용실적 | |
| 도입시고려사항 |
| 과제고유번호 | 1415105030 |
|---|---|
| 세부과제번호 | 10032583 |
| 연구과제명 | 도전및접합기능을갖는하이브리드형언더필소재개발 |
| 성과구분 | 출원 |
| 부처명 | 지식경제부 |
| 연구관리전문기관명 | 한국산업기술평가관리원 |
| 연구주관기관명 | 덕산하이메탈 |
| 성과제출연도 | 2009 |
| 연구기간 | 200905~201204 |
| 기여율 | 1 |
| 연구개발단계명 | 개발연구 |
| 6T분류명 | ET(환경기술) |
특허성과
| [1020090098239] | SoP용 무마스크 기반 페이스트 소재 및 공정기술 개발 | 새창보기 |
|---|
중요키워드
| [KST2015074036][한국전자통신연구원] | 직사각형다이를탑재하기위한플라스틱쿼드플랫패키지의리드프레임구조 | 새창보기 |
|---|---|---|
| [KST2015077809][한국전자통신연구원] | 실리콘 실험실에서 구리 교차오염을 방지할 수 있는 고 밀도/고 균일성 솔더 범프 형성방법 | 새창보기 |
| [KST2015079158][한국전자통신연구원] | 광수동 정렬용 각진 홈을 이용한 플립칩 본딩방법 및 광모듈 | 새창보기 |
| [KST2015079018][한국전자통신연구원] | 도파관 구조의 패키지 및 그 제조 방법 | 새창보기 |
| [KST2015081069][한국전자통신연구원] | 플립칩 본딩방법 및 이를 이용한 광모듈 | 새창보기 |
| [KST2015073983][한국전자통신연구원] | 래핑을이용한솔더범프형성방법 | 새창보기 |
| [KST2014027234][한국전자통신연구원] | S-/X-대역 질화갈륨 전력소자 기술 | 새창보기 |
| [KST2014031343][한국전자통신연구원] | 직물형 전자소자 패키지 및 그 제조 방법과 직물형 전자소자 패키지의 실장 방법 | 새창보기 |
| [KST2015074650][한국전자통신연구원] | 플립칩본딩을위한솔더범프형성방법 | 새창보기 |
| [KST2015078516][한국전자통신연구원] | Ａｕ－Ｓｎ계 솔더층 및 솔더범프 제조 방법 | 새창보기 |
| [KST2015080739][한국전자통신연구원] | 칩 본딩 방법 | 새창보기 |
| [KST2015081724][한국전자통신연구원] | 플립 칩 패키지 및 그 제조방법 | 새창보기 |
| [KST2015083390][한국전자통신연구원] | 도전 접착제 및 이를 이용한 플립칩 본딩 방법 | 새창보기 |
| [KST2015085475][한국전자통신연구원] | 다층 배선 연결 구조 및 그의 제조 방법 | 새창보기 |
| [KST2015085635][한국전자통신연구원] | 반도체 패키지 및 그 제조 방법 | 새창보기 |
| [KST2014045112][한국전자통신연구원] | 미세가공 소자의 진공 웨이퍼 레벨 패키지 방법 | 새창보기 |
| [KST2015074338][한국전자통신연구원] | 모노리식초고주파회로의접지방법 | 새창보기 |
| [KST2015077444][한국전자통신연구원] | 웨이퍼 레벨 패키지의 제작방법 및 그 구조 | 새창보기 |
| [KST2015077579][한국전자통신연구원] | 재배열 금속배선기술을 적용한 패키징 제조방법 | 새창보기 |
| [KST2015077981][한국전자통신연구원] | 고밀도 및 고종횡비를 갖는 배선용 범프 형성 방법 | 새창보기 |
| [KST2014045115][한국전자통신연구원] | 반도체 기판의 후면 비아홀 형성 방법 | 새창보기 |
| [KST2014045157][한국전자통신연구원] | 실리콘 관통 홀(ＴＳＶ) 충진용 조성물, ＴＳＶ 충진방법 및 상기 조성물을 이용하여 형성된 ＴＳＶ 충진물을 포함하는 기판 | 새창보기 |
| [KST2015085548][한국전자통신연구원] | 비아 형성 방법 및 이를 이용하는 적층 칩 패키지의 제조 방법 | 새창보기 |
| [KST2015074643][한국전자통신연구원] | 전극이양면에형성된광소자의전극연결방법 | 새창보기 |
| [KST2015074666][한국전자통신연구원] | 플립칩본딩을이용한초고속레이저다이오드패키지구조및제조방법 | 새창보기 |
| [KST2015077797][한국전자통신연구원] | 고 밀도/고 에스펙트비를 얻기 위한 범프 배열 방법 | 새창보기 |
| [KST2015069091][한국전자통신연구원] | 전자회로 및 그 제조방법 | 새창보기 |
| [KST2015075848][한국전자통신연구원] | 반도체 칩의 금속볼 접점 및 그 형성 방법 | 새창보기 |
| [KST2015084016][한국전자통신연구원] | 웨이퍼 레벨 패키지 및 그 제조 방법 | 새창보기 |
| [KST2015086362][한국전자통신연구원] | 반도체 패키지 및 그 제조 방법 | 새창보기 |
| 심판사항 정보가 없습니다 |
|---|