1 |
1
기판 위에 금속 섬을 형성하는 제1단계;
금속 섬 위에 전구체 용액을 공급하는 제2단계;
전구체 용액을 열처리하여 박막을 수득하는 제3단계;
를 포함하는 것을 특징으로 하는 전자 회로용 반도체 박막의 제조방법
|
2 |
2
제1항에 있어서,
상기 제1단계에서, 기판 위에 금속 라인을 형성하는 과정에서 금속 섬이 형성되는 것을 특징으로 하는 전자 회로용 반도체 박막의 제조방법
|
3 |
3
제1항 또는 제2항에 있어서,
제1단계에서, 기판 위에 다수의 금속 섬이 형성되는 것을 특징으로 하는 전자 회로용 반도체 박막의 제조방법
|
4 |
4
제3항에 있어서,
상기 각 금속 섬의 크기는 0
|
5 |
5
제3항에 있어서,
상기 각 금속 섬은 적어도 50nm 이상의 간격으로 배치되는 것을 특징으로 하는 전자 회로용 반도체 박막의 제조방법
|
6 |
6
제1항 또는 제2항에 있어서,
상기 전구체 용액은, 첫 번째 밴드 갭이 0
|
7 |
7
제6항에 있어서,
상기 전구체 용액의 용질은, 실리콘, 게르마늄, 또는 실리콘-게르마늄 혼합물, 산화물 반도체 중 적어도 하나가 포함되는 것을 특징으로 하는 전자 회로용 반도체 박막의 제조방법
|
8 |
8
제6항에 있어서,
상기 전구체 용액의 용매는 구성원자로서 탄소와 수소를 포함하는 탄화수소용매, 탄소와 산소를 포함하는 유기 용매 및 산소와 수소로 이루어지는 산화수소용매 중 어느 하나인 것을 특징으로 하는 전자 회로용 반도체 박막의 제조방법
|
9 |
9
제1항 또는 제2항에 있어서,
상기 제2단계에서, 금속 섬의 표면 중심부에 전구체 용액이 공급되는 것을 특징으로 하는 전자 회로용 반도체 박막의 제조방법
|
10 |
10
제1항 또는 제2항에 있어서,
상기 제2단계에서, 금속 섬과 기판이 겹쳐지는 부위에 전구체 용액이 공급되는 것을 특징으로 하는 전자 회로용 반도체 박막의 제조방법
|