| 1 |
1
삭제
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
삭제
|
| 5 |
5
도전물로 구성된 비아 플러그를 가지는 기판 접합체;상기 기판 접합체와 결합되는 보호 기판;상기 기판 접합체와 상기 보호 기판의 접합에 의해 형성되는 내부 공간에 배치되고, 반도체 소자 또는 멤스 소자로 구성되고, 상기 비아 플러그와 전기적으로 연결되는 전자 소자;상기 기판 접합체와 상기 보호 기판의 접합에 의해 형성되는 외부 공간에 형성되는 접합 전극을 포함하고,상기 기판 접합체는,상기 보호 기판과 접합되는 실리콘 재질의 제1 기판;상기 제1 기판에 의해 구획된 영역 내부에 형성되고, 상기 제1 기판과 접하는 유리 재질의 제2 기판; 및상기 제2 기판을 관통하고 상기 접합 전극에 전기적으로 연결되는 상기 비아 플러그를 포함하는 것을 특징으로 하는 전자 소자 패키지
|
| 6 |
6
삭제
|
| 7 |
7
제5항에 있어서, 상기 제1 기판 및 상기 제2 기판은 동일 평면을 이루며, 상기 제2 기판의 외곽을 상기 제1 기판이 둘러싸는 것을 특징으로 하는 전자 소자 패키지
|
| 8 |
8
삭제
|
| 9 |
9
삭제
|
| 10 |
10
삭제
|
| 11 |
11
삭제
|
| 12 |
12
삭제
|
| 13 |
13
삭제
|
| 14 |
14
삭제
|
| 15 |
15
삭제
|
| 16 |
16
실리콘 재질의 제1 기판을 선택적으로 식각하여 요철 형상의 제1 패턴을 형성하는 단계;상기 제1 패턴의 함몰된 요(凹)부를 매립하는 제2 패턴을 가지고, 상부 평면이 상기 제1 기판의 철(凸)부와 동일 평면을 가지는 유리 재질의 제2 기판을 형성하는 단계;상기 제2 기판의 상기 철(凸)부를 식각하여 상기 제2 패턴 사이의 이격 공간을 형성하고, 상기 철부의 식각을 통해 노출된 부위가 상기 제1 패턴의 요부와 동일 평면을 이루는 단계;상기 이격공간이 형성된 상기 제2 기판과 대향하는 상기 제1 기판의 배면에 씨드층을 형성하는 단계;상기 씨드층 상에 보호막을 형성하는 단계;상기 씨드층을 이용한 도금 공정을 통해 상기 제2 기판의 상기 제2 패턴 사이의 이격 공간을 도전물로 매립하여 비아 플러그를 형성하는 단계;상기 비아 플러그 상부에 전자 소자를 실장하는 단계;상기 전자 소자를 보호하기 위한 보호 기판을 상기 제1 기판에 접합하여 상기 전자 소자를 차폐하는 단계;상기 제1 기판의 배면을 전면 식각하여 상기 보호 기판이 포함된 기판 접합체를 형성하고, 상기 제1 기판의 배면 및 상기 비아 플러그의 하면을 노출시키는 단계; 및상기 노출된 비아 플러그의 하면에 전기적으로 연결되고, 상기 제2 기판을 중심으로 상기 전자 소자에 대향하는 접합 전극을 형성하는 단계를 포함하는 전자 소자 패키지의 제조방법
|
| 17 |
17
제16항에 있어서, 상기 접합 전극을 형성하는 단계는,상기 기판 접합체의 상기 제2 기판의 배면에 접합 금속층을 형성하는단계; 및상기 접합 금속층을 선택적으로 식각하여 상기 비아 플러그에 전기적으로 연결되는 상기 접합 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 전자 소자 패키지의 제조방법
|
| 18 |
18
제16항에 있어서, 상기 접합 전극을 형성하는 단계는,상기 기판 접합체의 상기 제2 기판의 배면에 씨드층을 형성하는 단계;상기 씨드층 상에 포토레지스트 패턴을 형성하는 단계;상기 씨드층 상에 도금 공정을 통해 상기 포토레지스트 패턴 이외의 영역에 도금층을 형성하는 단계; 및상기 도금층 이외의 노출된 씨드층에 대한 식각을 통해 상기 씨드층 및 상기 도금층으로 구성된 접합 전극을 형성하는 단계를 포함하는 전자 소자 패키지의 제조방법
|
| 19 |
19
제18항에 있어서, 상기 포토레지스트 패턴은 상기 기판 접합체의 상기 제1 기판을 커버하는 것을 특징으로 하는 전자 소자 패키지의 제조방법
|
| 20 |
20
제16항에 있어서, 상기 보호 기판은 유리 기판이며, 상기 전자 소자측을 향하는 일면의 중심부위가 리세스된 것을 특징으로 하는 전자 소자 패키지의 제조방법
|
