요약 | 본 발명은 다층형 금속 산화물 박막을 갖는 반도체 소자 및 박막 트랜지스터, 그리고 그 제조 방법에 관한 것이다. 본 발명의 일 실시예에 따른 반도체 소자는, 기판; 상기 기판 상에 형성된 제 1 금속 산화물 박막층; 및 상기 제 1 금속 산화물 박막층 상에 형성된 제 2 금속 산화물 박막층을 포함하되, 상기 제 1 금속 산화물 박막층은 상기 제 2 금속 산화물 박막층보다 캐리어 농도(carrier concentration)가 낮을 수 있다. |
---|---|
Int. CL | H01L 29/786 (2006.01) H01L 21/324 (2006.01) |
CPC | H01L 29/7869(2013.01) |
출원번호/일자 | 1020140039970 (2014.04.03) |
출원인 | 연세대학교 산학협력단 |
등록번호/일자 | 10-1451928-0000 (2014.10.10) |
공개번호/일자 | |
공고번호/일자 | (20141023) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | 신규 |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2014.04.03) |
심사청구항수 | 40 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 연세대학교 산학협력단 | 대한민국 | 서울특별시 서대문구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 김현재 | 대한민국 | 서울특별시 송파구 |
2 | 윤석현 | 대한민국 | 서울특별시 중구 |
3 | 김시준 | 대한민국 | 서울특별시 노원구 |
4 | 탁영준 | 대한민국 | 서울특별시 서대문구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 오세준 | 대한민국 | 서울특별시 강남구 테헤란로 *길 ** *층(역삼동)(특허법인 고려) |
2 | 권혁수 | 대한민국 | 서울특별시 강남구 언주로 ***, *층(삼일빌딩, 역삼동)(KS고려국제특허법률사무소) |
3 | 송윤호 | 대한민국 | 서울특별시 강남구 언주로 *** (역삼동) *층(삼일빌딩)(케이에스고려국제특허법률사무소) |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 연세대학교 산학협력단 | 서울특별시 서대문구 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2014.04.03 | 수리 (Accepted) | 1-1-2014-0321638-80 |
2 | [우선심사신청]심사청구(우선심사신청)서 [Request for Preferential Examination] Request for Examination (Request for Preferential Examination) |
2014.04.22 | 수리 (Accepted) | 1-1-2014-0380508-70 |
3 | [우선심사신청]선행기술조사의뢰서 [Request for Preferential Examination] Request for Prior Art Search |
2014.04.24 | 수리 (Accepted) | 9-1-9999-9999999-89 |
4 | [우선심사신청]선행기술조사보고서 [Request for Preferential Examination] Report of Prior Art Search |
2014.04.29 | 수리 (Accepted) | 9-1-2014-0034365-19 |
5 | [우선심사신청]선행기술조사보고서 [Request for Preferential Examination] Report of Prior Art Search |
2014.05.08 | 수리 (Accepted) | 9-1-2014-0034852-43 |
6 | 의견제출통지서 Notification of reason for refusal |
2014.05.29 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0372640-03 |
7 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2014.07.29 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2014-0717505-48 |
8 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2014.07.29 | 수리 (Accepted) | 1-1-2014-0717504-03 |
9 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.09.25 | 수리 (Accepted) | 4-1-2014-5114224-78 |
10 | 등록결정서 Decision to grant |
2014.09.25 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0653833-76 |
번호 | 청구항 |
---|---|
1 |
1 기판;상기 기판 상에 형성된 제 1 금속 산화물 박막층; 및상기 제 1 금속 산화물 박막층 상에 형성된 제 2 금속 산화물 박막층을 포함하되,상기 제 1 금속 산화물 박막층은 상기 제 2 금속 산화물 박막층보다 캐리어 농도(carrier concentration)가 낮고,상기 제 1 금속 산화물 박막층은, 상기 제 2 금속 산화물 박막층에 포함된 금속보다 전기음성도가 낮은 금속을 포함하는 반도체 소자 |
2 |
2 제 1 항에 있어서,상기 제 1 금속 산화물 박막층은 갈륨, 이트륨, 하프늄, 마그네슘, 스칸듐, 란타늄, 바륨, 스트론튬 및 지르코늄으로부터 선택된 적어도 하나의 금속의 산화물을 포함하는 반도체 소자 |
3 |
3 제 1 항에 있어서,상기 제 2 금속 산화물 박막층은 인듐, 아연 및 주석으로부터 선택된 적어도 하나의 금속의 산화물을 포함하는 반도체 소자 |
4 |
4 제 1 항에 있어서,상기 제 1 금속 산화물 박막층은 상기 제 2 금속 산화물 박막층보다 두께가 얇거나 같은 반도체 소자 |
5 |
5 제 1 항에 있어서,상기 제 1 금속 산화물 박막층은, 상기 제 2 금속 산화물 박막층을 구성하는 금속 산화물보다 밴드 갭이 넓은 금속 산화물로 구성되는 반도체 소자 |
6 |
6 삭제 |
7 |
7 제 1 항에 있어서,상기 제 1 금속 산화물 박막층은, 상기 제 2 금속 산화물 박막층에 포함된 금속보다 표준 전극 전위(Standard Electrode Potential)가 낮은 금속을 포함하는 반도체 소자 |
8 |
8 제 1 항에 있어서,상기 제 1 금속 산화물 박막층은 갈륨 산화물(GaO)을 포함하고,상기 제 2 금속 산화물 박막층은 인듐 아연 산화물(InZnO)을 포함하는 반도체 소자 |
9 |
9 제 8 항에 있어서,상기 제 1 금속 산화물 박막층에 포함된 갈륨과 상기 제 2 금속 산화물 박막층에 포함된 금속 간의 몰 비율은 1:1 내지 1:3인 반도체 소자 |
10 |
10 제 9 항에 있어서,상기 제 2 금속 산화물 박막층에 포함된 인듐과 아연 간의 몰 비율은 1:5 내지 5:1인 반도체 소자 |
11 |
11 제 10 항에 있어서,상기 제 1 금속 산화물 박막층에 포함된 갈륨과, 상기 제 2 금속 산화물 박막층에 포함된 인듐과, 상기 제 2 금속 산화물 박막층에 포함된 아연 간의 몰 비율은 2:5:1인 반도체 소자 |
12 |
12 게이트;절연성 물질로 구성된 절연층;상기 절연층을 사이에 두고 상기 게이트와 마주보도록 형성되며, 제 1 금속 산화물 박막층 및 제 2 금속 산화물 박막층을 포함하는 채널층; 및상기 채널층 상에 이격되어 형성된 소스 및 드레인을 포함하되,상기 제 1 금속 산화물 박막층은 상기 제 2 금속 산화물 박막층보다 상기 게이트에 가까우며, 상기 제 2 금속 산화물 박막층보다 캐리어 농도가 낮고,상기 제 1 금속 산화물 박막층은, 상기 제 2 금속 산화물 박막층에 포함된 금속보다 전기음성도가 낮은 금속을 포함하는 박막 트랜지스터 |
13 |
13 제 12 항에 있어서,상기 게이트는 기판 상에 형성되고,상기 절연층은 상기 게이트 상에 형성되고,상기 제 1 금속 산화물 박막층은 상기 절연층 상에 형성되고,상기 제 2 금속 산화물 박막층은 상기 제 1 금속 산화물 박막층 상에 형성되고,상기 소스 및 상기 드레인은 상기 제 2 금속 산화물 박막층 상에 형성되는 박막 트랜지스터 |
14 |
14 제 12 항에 있어서,상기 제 1 금속 산화물 박막층은 갈륨, 이트륨, 하프늄, 마그네슘, 스칸듐, 란타늄, 바륨, 스트론튬 및 지르코늄으로부터 선택된 적어도 하나의 금속의 산화물을 포함하는 박막 트랜지스터 |
15 |
15 제 12 항에 있어서,상기 제 2 금속 산화물 박막층은 인듐, 아연 및 주석으로부터 선택된 적어도 하나의 금속의 산화물을 포함하는 박막 트랜지스터 |
16 |
16 제 12 항에 있어서,상기 제 1 금속 산화물 박막층은 상기 제 2 금속 산화물 박막층보다 두께가 얇거나 같은 박막 트랜지스터 |
17 |
17 제 12 항에 있어서,상기 제 1 금속 산화물 박막층은, 상기 제 2 금속 산화물 박막층을 구성하는 금속 산화물보다 밴드 갭이 넓은 금속 산화물로 구성되는 박막 트랜지스터 |
18 |
18 삭제 |
19 |
19 제 12 항에 있어서,상기 제 1 금속 산화물 박막층은, 상기 제 2 금속 산화물 박막층에 포함된 금속보다 표준 전극 전위가 낮은 금속을 포함하는 박막 트랜지스터 |
20 |
20 제 12 항에 있어서,상기 제 1 금속 산화물 박막층은 갈륨 산화물(GaO)을 포함하고,상기 제 2 금속 산화물 박막층은 인듐 아연 산화물(InZnO)을 포함하는 박막 트랜지스터 |
21 |
21 제 20 항에 있어서,상기 제 1 금속 산화물 박막층에 포함된 갈륨과 상기 제 2 금속 산화물 박막층에 포함된 금속 간의 몰 비율은 1:1 내지 1:3인 박막 트랜지스터 |
22 |
22 제 21 항에 있어서,상기 제 2 금속 산화물 박막층에 포함된 인듐과 아연 간의 몰 비율은 1:5 내지 5:1인 박막 트랜지스터 |
23 |
23 제 22 항에 있어서,상기 제 1 금속 산화물 박막층에 포함된 갈륨과, 상기 제 2 금속 산화물 박막층에 포함된 인듐과, 상기 제 2 금속 산화물 박막층에 포함된 아연 간의 몰 비율은 2:5:1인 박막 트랜지스터 |
24 |
24 기판 위에 제 1 금속 화합물 용액을 도포하는 단계;상기 기판을 열처리하여 상기 제 1 금속 화합물 용액으로부터 제 1 금속 산화물 박막층을 형성하는 단계;상기 제 1 금속 산화물 박막층 위에 제 2 금속 화합물 용액을 도포하는 단계; 및상기 기판을 열처리하여 상기 제 2 금속 화합물 용액으로부터 제 2 금속 산화물 박막층을 형성하는 단계를 포함하되,상기 제 1 금속 산화물 박막층은 상기 제 2 금속 산화물 박막층보다 캐리어 농도가 낮고,상기 제 1 금속 산화물 박막층은, 상기 제 2 금속 산화물 박막층에 포함된 금속보다 전기음성도가 낮은 금속을 포함하는 반도체 소자 제조 방법 |
25 |
25 제 24 항에 있어서,상기 제 1 금속 화합물 용액은 갈륨 화합물, 이트륨 화합물, 하프늄 화합물, 마그네슘 화합물, 스칸듐 화합물, 란타늄 화합물, 바륨 화합물, 스트론튬 화합물 및 지르코늄 화합물 중 적어도 하나를 용매에 용해시켜 조성된 반도체 소자 제조 방법 |
26 |
26 제 24 항에 있어서,상기 제 2 금속 화합물 용액은 인듐 화합물, 아연 화합물 및 주석 화합물 중 적어도 하나를 용매에 용해시켜 조성된 반도체 소자 제조 방법 |
27 |
27 제 24 항에 있어서,상기 제 1 금속 화합물 용액은 상기 제 2 금속 화합물 용액보다 농도가 낮거나 같은 반도체 소자 제조 방법 |
28 |
28 제 24 항에 있어서,상기 제 1 금속 화합물 용액에 포함된 금속의 산화물은, 상기 제 2 금속 화합물 용액에 포함된 금속의 산화물보다 밴드 갭이 넓은 반도체 소자 제조 방법 |
29 |
29 삭제 |
30 |
30 제 24 항에 있어서,상기 제 1 금속 화합물 용액에 포함된 금속은, 상기 제 2 금속 화합물 용액에 포함된 금속보다 표준 전극 전위가 낮은 반도체 소자 제조 방법 |
31 |
31 제 24 항에 있어서,상기 제 1 금속 화합물 용액은 갈륨 화합물을 용매에 용해시켜 조성되고,상기 제 2 금속 화합물 용액은 인듐 화합물 및 아연 화합물을 용매에 용해시켜 조성된 반도체 소자 제조 방법 |
32 |
32 제 31 항에 있어서,상기 제 2 금속 화합물 용액은 질산, 아세트산, 염산, 황산 및 모노에탄올아민 중 적어도 하나가 첨가된 반도체 소자 제조 방법 |
33 |
33 제 32 항에 있어서,상기 제 2 금속 화합물 용액은 질산이 첨가된 반도체 소자 제조 방법 |
34 |
34 제 33 항에 있어서,상기 질산은 용매 1 ml 당 0 |
35 |
35 제 31 항에 있어서,상기 제 1 금속 화합물 용액과 상기 제 2 금속 화합물 용액 간의 몰 농도 비율은 1:1 내지 1:3인 반도체 소자 제조 방법 |
36 |
36 제 35 항에 있어서,상기 인듐 화합물과 상기 아연 화합물 간의 몰 비율은 1:5 내지 5:1인 반도체 소자 제조 방법 |
37 |
37 제 36 항에 있어서,상기 갈륨과 상기 인듐과 상기 아연 간의 몰 비율은 2:5:1인 반도체 소자 제조 방법 |
38 |
38 제 37 항에 있어서,상기 제 1 금속 화합물 용액에 용해된 상기 갈륨의 몰 수는 0 |
39 |
39 제 24 항에 있어서,상기 제 1 금속 산화물 박막층을 형성하는 단계는, 상기 기판을 200 내지 280 ℃에서 30 분 내지 1 시간 동안 열처리하는 단계를 포함하고,상기 제 2 금속 산화물 박막층을 형성하는 단계는, 상기 기판을 200 내지 280 ℃에서 2 시간 내지 4 시간 동안 열처리하는 단계를 포함하는 반도체 소자 제조 방법 |
40 |
40 제 39 항에 있어서,상기 제 1 금속 산화물 박막층을 형성하는 단계는:상기 기판을 200 내지 280 ℃에서 30 분 내지 1 시간 동안 열처리하는 단계 전에, 상기 기판을 100 내지 150 ℃에서 1 분 내지 5 분 동안 열처리하는 단계를 더 포함하고,상기 제 2 금속 산화물 박막층을 형성하는 단계는:상기 기판을 200 내지 280 ℃에서 2 시간 내지 4 시간 동안 열처리하는 단계 전에, 상기 기판을 100 내지 150 ℃에서 1 분 내지 5 분 동안 열처리하는 단계를 더 포함하는 반도체 소자 제조 방법 |
41 |
41 제 40 항에 있어서,상기 제 1 금속 산화물 박막층을 형성하는 단계는:상기 기판을 100 ℃에서 5 분 동안 열처리하는 단계; 및상기 기판을 280 ℃에서 30 분 동안 열처리하는 단계를 포함하고,상기 제 2 금속 산화물 박막층을 형성하는 단계는:상기 기판을 100 ℃에서 5 분 동안 열처리하는 단계; 및상기 기판을 280 ℃에서 4 시간 동안 열처리하는 단계를 포함하는 반도체 소자 제조 방법 |
42 |
42 기판 위에 게이트 및 절연층을 형성하는 단계;상기 절연층 위에 제 1 금속 화합물 용액을 도포하는 단계;상기 기판을 열처리하여 상기 제 1 금속 화합물 용액으로부터 제 1 금속 산화물 박막층을 형성하는 단계;상기 제 1 금속 산화물 박막층 위에 제 2 금속 화합물 용액을 도포하는 단계;상기 기판을 열처리하여 상기 제 2 금속 화합물 용액으로부터 제 2 금속 산화물 박막층을 형성하는 단계; 및상기 제 2 금속 산화물 박막층 위에 소스 및 드레인을 형성하는 단계를 포함하되,상기 제 1 금속 산화물 박막층은 상기 제 2 금속 산화물 박막층보다 캐리어 농도가 낮고,상기 제 1 금속 산화물 박막층은, 상기 제 2 금속 산화물 박막층에 포함된 금속보다 전기음성도가 낮은 금속을 포함하는 박막 트랜지스터 제조 방법 |
43 |
43 제 42 항에 있어서,상기 제 1 금속 화합물 용액은 갈륨 화합물을 용매에 용해시켜 조성되고,상기 제 2 금속 화합물 용액은 인듐 화합물 및 아연 화합물을 용매에 용해시켜 조성되며,상기 제 2 금속 화합물 용액은 질산이 용매 1 ml 당 0 |
지정국 정보가 없습니다 |
---|
패밀리정보가 없습니다 |
---|
순번 | 연구부처 | 주관기관 | 연구사업 | 연구과제 |
---|---|---|---|---|
1 | 교육과학기술부 | 연세대학교 | 중견연구자지원 | Printed Lab-on-a-Flex (LOF) 구현을 위한 all-in-one 무기 인쇄 소재 개발 |
공개전문 정보가 없습니다 |
---|
특허 등록번호 | 10-1451928-0000 |
---|
표시번호 | 사항 |
---|---|
1 |
출원 연월일 : 20140403 출원 번호 : 1020140039970 공고 연월일 : 20141023 공고 번호 : 특허결정(심결)연월일 : 20140925 청구범위의 항수 : 40 유별 : H01L 29/786 발명의 명칭 : 다층형 금속 산화물 박막을 갖는 반도체 소자 및 박막 트랜지스터, 그리고 그 제조 방법 존속기간(예정)만료일 : 20171011 |
순위번호 | 사항 |
---|---|
1 |
(권리자) 연세대학교 산학협력단 서울특별시 서대문구... |
제 1 - 3 년분 | 금 액 | 802,500 원 | 2014년 10월 13일 | 납입 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 | 2014.04.03 | 수리 (Accepted) | 1-1-2014-0321638-80 |
2 | [우선심사신청]심사청구(우선심사신청)서 | 2014.04.22 | 수리 (Accepted) | 1-1-2014-0380508-70 |
3 | [우선심사신청]선행기술조사의뢰서 | 2014.04.24 | 수리 (Accepted) | 9-1-9999-9999999-89 |
4 | [우선심사신청]선행기술조사보고서 | 2014.04.29 | 수리 (Accepted) | 9-1-2014-0034365-19 |
5 | [우선심사신청]선행기술조사보고서 | 2014.05.08 | 수리 (Accepted) | 9-1-2014-0034852-43 |
6 | 의견제출통지서 | 2014.05.29 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0372640-03 |
7 | [명세서등 보정]보정서 | 2014.07.29 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2014-0717505-48 |
8 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2014.07.29 | 수리 (Accepted) | 1-1-2014-0717504-03 |
9 | 출원인정보변경(경정)신고서 | 2014.09.25 | 수리 (Accepted) | 4-1-2014-5114224-78 |
10 | 등록결정서 | 2014.09.25 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0653833-76 |
기술번호 | KST2015012817 |
---|---|
자료제공기관 | NTB |
기술공급기관 | 연세대학교 |
기술명 | 다층형 금속 산화물 박막을 갖는 반도체 소자 및 박막 트랜지스터, 그리고 그 제조 방법 |
기술개요 |
본 발명은 다층형 금속 산화물 박막을 갖는 반도체 소자 및 박막 트랜지스터, 그리고 그 제조 방법에 관한 것이다. 본 발명의 일 실시예에 따른 반도체 소자는, 기판; 상기 기판 상에 형성된 제 1 금속 산화물 박막층; 및 상기 제 1 금속 산화물 박막층 상에 형성된 제 2 금속 산화물 박막층을 포함하되, 상기 제 1 금속 산화물 박막층은 상기 제 2 금속 산화물 박막층보다 캐리어 농도(carrier concentration)가 낮을 수 있다. |
개발상태 | 기술개발진행중 |
기술의 우수성 | |
응용분야 | 디스플레이, 반도체 |
시장규모 및 동향 | |
희망거래유형 | 기술매매,라이센스, |
사업화적용실적 | |
도입시고려사항 |
과제정보가 없습니다 |
---|
[KST2016016619][연세대학교] | 진동 에너지를 이용한 박막 활성화 방법, 박막 트랜지스터 제조 방법 및 기판 처리 장치(THIN FILM ACTIVATION METHOD, METHOD FOR FABRICATING THIN FILM TRANSISTOR AND APPARATUS FOR TREATING SUBSTRATE USING VIBRATIONAL ENERGY) | 새창보기 |
---|---|---|
[KST2015126139][연세대학교] | 산화물 반도체 제조 방법 | 새창보기 |
[KST2015209654][연세대학교] | 펜타센 박막 트랜지스터 제조방법 | 새창보기 |
[KST2015127192][연세대학교] | 산화물 반도체 형성용 조성물, 이를 이용한 잉크젯 프린팅 공정 및 상기 산화물 반도체 박막을 포함하는 전자 소자 | 새창보기 |
[KST2016014875][연세대학교] | 산화물 박막 형성용 용액 조성물 및 상기 산화물 박막을 포함하는 전자 소자(SOLUTION COMPOSITION FOR FORMING OXIDE THIN FILM AND ELECTRONIC DEVICE INCLUDING THE OXIDE THIN FILM) | 새창보기 |
[KST2015012938][연세대학교] | 채널 도핑과 패시베이션을 동시에 수행하는 산화물 박막 형성 방법 및 산화물 박막 트랜지스터 제조 방법 | 새창보기 |
[KST2015125801][연세대학교] | 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의실리콘박막 결정화방법 | 새창보기 |
[KST2015124776][연세대학교] | 유기 박막 트랜지스터용 자가 패턴성 유전체 박막, 그 제조 방법, 및 이를 구비한 유기 박막 트랜지스터 | 새창보기 |
[KST2014047491][연세대학교] | 액상 공정 산화물 박막, 전자소자 및 박막 트랜지스터 제조 기술 | 새창보기 |
[KST2015125459][연세대학교] | 산화물 반도체 박막 및 산화물 박막 트랜지스터의 제조방법 | 새창보기 |
[KST2015125467][연세대학교] | 투명 박막 트랜지스터 및 그 제조 방법 | 새창보기 |
[KST2015127320][연세대학교] | RTA를 통한 스핀캐스팅된 PVDF 박막의 β 결정화방법 | 새창보기 |
[KST2015209792][연세대학교] | 투명박막트랜지스터 | 새창보기 |
[KST2015209768][연세대학교] | 유기 박막 트랜지스터 및 그의 제조방법 | 새창보기 |
[KST2015124855][연세대학교] | 비정질 실리콘층의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법 | 새창보기 |
[KST2015127037][연세대학교] | 저온 액상기반의 산화물 반도체 박막의 제조 방법 및 그를 포함하는 박막 트랜지스터 | 새창보기 |
[KST2015126633][연세대학교] | 패시베이션층 조성물, 패시베이션 방법, 박막 트랜지스터 및 박막 트랜지스터 제조 방법 | 새창보기 |
[KST2015012815][연세대학교] | 전자 소자 및 그 제조 방법, 그리고 박막 트랜지스터 제조 방법 | 새창보기 |
[KST2015127267][연세대학교] | 산화물 박막 후처리 방법, 및 그를 이용한 반도체 소자 제조 방법 | 새창보기 |
[KST2015127252][연세대학교] | 산화물 반도체 소자 및 이의 제조 방법 | 새창보기 |
[KST2015126132][연세대학교] | PVDF의 γ 결정화 방법, 상기 방법을 적용한 커패시터 및 전계효과트랜지스터의 제조방법 | 새창보기 |
[KST2015125623][연세대학교] | 금속산화물 나노와이어를 이용한 나노활성화 물질과 박막트랜지스터의 제조방법 | 새창보기 |
[KST2015127822][연세대학교] | 산화물 박막 형성용 용액 조성물 및 상기 산화물 박막을 포함하는 전자 소자 | 새창보기 |
[KST2015127500][연세대학교] | 비정질실리콘의 결정화방법 및 이를 이용한 박막트랜지스터의 제조방법 | 새창보기 |
[KST2015125803][연세대학교] | 양자점 형성방법 | 새창보기 |
[KST2015126386][연세대학교] | 피형 산화아연 박막 형성 방법 및 이를 이용한 소자 제조 방법 | 새창보기 |
[KST2015125391][연세대학교] | 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법 | 새창보기 |
[KST2015127049][연세대학교] | 유기 전계 효과 트랜지스터 및 그 제조방법 | 새창보기 |
[KST2015012997][연세대학교] | 산화물 박막용 조성물, 이를 이용한 액상 공정 산화물 박막의 제조 방법, 이를 이용한 전자 소자 및 박막 트랜지스터 | 새창보기 |
[KST2015012861][연세대학교] | 과산화수소를 이용한 산화물 박막 형성 방법 및 산화물 박막 트랜지스터 제조 방법 | 새창보기 |
심판사항 정보가 없습니다 |
---|