맞춤기술찾기

이전대상기술

Ge 및 3-5 족 화합물반도체를 이용한 FinFET

  • 기술번호 : KST2015013176
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명에 따라서, (a) 기판을 제공하는 단계; (b) 상기 기판 상에 복수 종류의 재료에 의해 복수의 희생막 층으로 구성되는 희생막 복합층을 형성하는 단계로서, 상기 희생막 층을 구성하는 각각의 재료는 에칭 속도가 다르고 엣천트(etchant)에 대해 반응성이 다른 물질들로 구성되는 것인, 상기 희생막 복합층 형성 단계와; (c) 상기 희생막 복합층을 패터닝하여, 트렌치 구조를 형성하는 단계; (d) 상기 트렌치 구조 내에 Ge 및 III-V족 화합물 반도체 중 적어도 하나를 성장시켜 활성 채널층을 형성하는 단계; (e) 상기 희생막 복합층의 최상부의 희생막 층을 선택적으로 에칭하여 제거하여, 상기 활성 채널층의 일부를 노출시키는 단계; (f) 상기 노출된 활성 채널층을 둘러싸도록 게이트 유전막과 금속 게이트를 순차적으로 형성하는 단계; (g) 상기 금속 게이트의 특정 영역만 식각하여 소스와 드레인을 형성하는 단계; (h) 상기 소스와 드레인 영역에 n형 및 p형 불순물을 포함한 III-V족 막과 Ge 막을 형성하는 단계를 포함하는 3차원 FinFET 소자 제조 방법이 제공된다.
Int. CL H01L 29/78 (2006.01) H01L 21/336 (2006.01)
CPC H01L 29/66795(2013.01) H01L 29/66795(2013.01)
출원번호/일자 1020130020219 (2013.02.26)
출원인 연세대학교 산학협력단
등록번호/일자 10-1401274-0000 (2014.05.23)
공개번호/일자
공고번호/일자 (20140529) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2013.02.26)
심사청구항수 14

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 연세대학교 산학협력단 대한민국 서울특별시 서대문구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 고대홍 대한민국 경기 고양시 일산서구
2 김병주 대한민국 서울 서대문구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김승욱 대한민국 서울특별시 서초구 강남대로 ***, ***호(서초동, 두산베어스텔)(아이피마스터특허법률사무소)
2 이채형 대한민국 서울특별시 강남구 테헤란로 **길 ** (대치동 동구빌딩 *층) Neo국제특허법률사무소

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 연세대학교 산학협력단 서울특별시 서대문구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2013.02.26 수리 (Accepted) 1-1-2013-0169254-94
2 출원인정보변경(경정)신고서
Notification of change of applicant's information
2013.04.24 수리 (Accepted) 4-1-2013-5062749-37
3 출원인정보변경(경정)신고서
Notification of change of applicant's information
2013.06.24 수리 (Accepted) 4-1-2013-5088566-87
4 선행기술조사의뢰서
Request for Prior Art Search
2014.01.08 수리 (Accepted) 9-1-9999-9999999-89
5 선행기술조사보고서
Report of Prior Art Search
2014.02.11 수리 (Accepted) 9-1-2014-0012338-82
6 의견제출통지서
Notification of reason for refusal
2014.02.13 발송처리완료 (Completion of Transmission) 9-5-2014-0105329-12
7 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2014.04.08 수리 (Accepted) 1-1-2014-0333417-22
8 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2014.04.08 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2014-0333399-98
9 등록결정서
Decision to grant
2014.05.20 발송처리완료 (Completion of Transmission) 9-5-2014-0340483-36
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.09.25 수리 (Accepted) 4-1-2014-5114224-78
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
(a) 기판을 제공하는 단계;(b) 상기 기판 상에 복수 종류의 재료에 의해 복수의 희생막 층으로 구성되는 희생막 복합층을 형성하는 단계로서, 상기 희생막 층을 구성하는 각각의 재료는 에칭 속도가 다르고 엣천트(etchant)에 대해 반응성이 다른 물질들로 구성되는 것인, 상기 희생막 복합층 형성 단계와;(c) 상기 희생막 복합층을 패터닝하여, 트렌치 구조를 형성하는 단계;(d) 상기 트렌치 구조 내에 Ge 및 III-V족 화합물 반도체 중 적어도 하나를 성장시켜 활성 채널층을 형성하는 단계;(e) 상기 희생막 복합층의 최상부의 희생막 층을 선택적으로 에칭하여 제거하여, 상기 활성 채널층의 일부를 노출시키는 단계;(f) 상기 노출된 활성 채널층을 둘러싸도록 게이트 유전막과 금속 게이트를 순차적으로 형성하는 단계;(g) 상기 금속 게이트의 특정 영역만 식각하여 소스와 드레인을 형성하는 단계;(h) 상기 소스와 드레인 영역에 n형 및 p형 불순물을 포함한 III-V족 막과 Ge 막을 형성하는 단계를 포함하는 3차원 FinFET 소자 제조 방법
2 2
청구항 1에 있어서, 상기 희생막 복합층 중 최하부의 희생막 층은 그 두께가 상기 트렌치 구조의 폭보다 2배 이상이 되도록 형성되는 것을 특징으로 하는 3차원 FinFET 소자 제조 방법
3 3
청구항 1에 있어서, 상기 기판으로서 Si 기판을 이용하고, 상기 (c) 단계에서 상기 Si 기판이 노출되도록 상기 희생막 복합층을 패터닝하여, 상기 트렌치 구조를 형성하는 것인 3차원 FinFET 소자 제조 방법
4 4
청구항 3에 있어서, 상기 (d) 단계에서 상기 트렌치 구조 내에 Ge 층을 형성하는 것을 특징으로 하는 3차원 FinFET 소자 제조 방법
5 5
청구항 3에 있어서, 상기 Ge 층은 상기 트렌치 구조 내에서 그 높이와 폭의 비가 2 이상이 되도록 형성되는 것을 특징으로 하는 3차원 FinFET 소자 제조 방법
6 6
청구항 3에 있어서, 상기 (d) 단계에서 상기 트렌치 구조 내에 III-V족 화합물반도체 층을 형성하는 것을 특징으로 하는 3차원 FinFET 소자 제조 방법
7 7
청구항 6에 있어서, 상기 III-V족 화합물 반도체 층은 상기 트렌치 구조 내에서 그 높이와 폭의 비가 2 이상이 되도록 형성되는 것을 특징으로 하는 3차원 FinFET 소자 제조 방법
8 8
청구항 3에 있어서, 상기 (d) 단계에서 상기 트렌치 구조 내에서 상기 노출된 Si 기판 상에 상기 Ge 층을 형성하고, 그 위에 III-V족 화합물 반도체 층을 형성하는 것을 특징으로 하는 3차원 FinFET 소자 제조 방법
9 9
청구항 8에 있어서, 상기 Ge 층은 상기 트렌치 구조 내에서 그 높이와 폭의 비가 2 이상이 되도록 형성되는 것을 특징으로 하는 3차원 FinFET 소자 제조 방법
10 10
청구항 8에 있어서, 상기 Ge 층 위에 Ge 보다 밴드갭 에너지가 낮은 III-V족화합물 반도체를 형성하는 것을 특징으로 하는 3차원 FinFET 소자 제조 방법
11 11
청구항 10에 있어서, 상기 III-V족 화합물 반도체는 InAs인 것을 특징으로 하는 3차원 FinFET 소자 제조 방법
12 12
청구항 8에 있어서, 상기 Ge 층 위에 복수의 층으로 구성되는 III-V족 화합물 반도체층을 형성하는 것을 특징으로 하는 3차원 FinFET 소자 제조 방법
13 13
청구항 12에 있어서, 상기 III-V족 화합물 반도체층은 밴드갭 에너지가 다른 복수의 층으로 구성되고, 그 중 최상부의 III-V족 화합물 반도체층과 상기 Ge 층 사이의 III-V족 화합물 반도체층은 상기 최상부의 III-V족 화합물 반도체층보다 큰 밴드갭 에너지를 갖는 것을 특징으로 하는 3차원 FinFET 소자 제조 방법
14 14
청구항 13에 있어서, 상기 최상부의 III-V족 화합물 반도체층은 InGaAs로 구성되고, 상기 Ge 층 바로 위에 형성되는 III-V족 화합물 반도체층은 InP 또는 GaAs로 구성되는 것을 특징으로 하는 3차원 FinFET 소자 제조 방법
15 15
삭제
16 16
삭제
17 17
삭제
18 18
삭제
19 19
삭제
20 20
삭제
21 21
삭제
22 22
삭제
23 23
삭제
24 24
삭제
25 25
삭제
26 26
삭제
27 27
삭제
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 WO2014133293 WO 세계지적재산권기구(WIPO) FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 WO2014133293 WO 세계지적재산권기구(WIPO) DOCDBFAMILY
국가 R&D 정보가 없습니다.