1 |
1
반도체 기판;
상기 반도체 기판의 후면과 이격하도록 상기 반도체 기판의 전면에 형성되며 상기 반도체 기판의 후면에는 형성되지 않는 에미터층;
상기 반도체 기판의 후면에 형성된 패시베이션층;
상기 패시베이션층의 개구부를 통하여 상기 반도체 기판의 후면과 접촉하는 후면전극;
상기 후면전극과 상기 반도체 기판이 접촉하는 영역에 형성되는 적어도 하나 이상의 후면전계층(Back Surface Field, BSF); 및
상기 에미터층 상에 형성된 핑거부, 상기 에미터층, 상기 반도체 기판, 상기 패시베이션층을 관통하는 관통 홈 내에 위치하는 관통부, 및 상기 후면전계층과 이격되어 상기 반도체 기판의 후면에 형성된 버스바로 이루어진 금속전극
을 포함하고,
상기 버스바는 상기 반도체 기판의 후면에서 상기 패시베이션층 위에 위치하여 상기 반도체 기판의 후면과 이격되고,
상기 에미터층은, 상기 반도체 기판의 전면에서 상기 관통 홈 내에 위치하는 상기 관통부에 인접한 영역으로서 고농도의 반도체 불순물로 도핑된 제1 영역과, 상기 제1 영역 이외의 영역에서 상기 반도체 기판의 전면에 위치하며 상기 제1 영역보다 저농도의 반도체 불순물로 도핑된 제2 영역으로 이루어진 선택적 에미터층이고,
상기 제1 영역의 두께는 상기 제2 영역의 두께보다 큰 것을 특징으로 하는 태양전지
|
2 |
2
제 1항에 있어서,
상기 반도체 기판은 p형 반도체 기판이고, 상기 에미터층은 n형 반도체 불순물 도핑층이고, 상기 후면전계층은 상기 반도체 기판에 도핑된 p형 반도체 불순물의 농도보다 더 고농도로 도핑된 p+형 반도체 불순물 도핑층인 것을 특징으로 하는 태양전지
|
3 |
3
제 1항에 있어서,
상기 금속전극의 핑거부의 폭은 상기 관통부의 폭 또는 상기 버스바의 폭보다 좁은 것을 특징으로 하는 태양전지
|
4 |
4
제 1항에 있어서,
상기 금속전극의 버스바의 폭은 상기 관통부의 폭보다 큰 것을 특징으로 하는 태양전지
|
5 |
5
제 1항에 있어서,
상기 에미터층, 상기 반도체 기판, 상기 패시베이션층을 관통하는 금속전극은 폭이 50㎛ 내지 100㎛인 관통홈의 형상인 것을 특징으로 하는 태양전지
|
6 |
6
제 1항에 있어서,
상기 에미터층은, 상기 에미터층을 관통하는 상기 금속전극으로 갈수록 반도체 불순물의 도핑농도가 증가하는 농도 구배를 가지는 것을 특징으로 하는 태양전지
|
7 |
7
삭제
|
8 |
8
삭제
|
9 |
9
제 1항에 있어서,
상기 적어도 하나 이상의 후면전계층은 상기 패시베이션층의 개구부를 통하여 반도체 기판과 접촉하는 부분에 선택적으로 형성되는 것을 특징으로 하는 태양전지
|
10 |
10
제 1항에 있어서,
상기 에미터층의 상부면에 형성된 적어도 하나 이상의 반사방지막을 더 포함하는 것을 특징으로 하는 태양전지
|
11 |
11
제 1항에 있어서,
상기 반도체 기판의 전면 또는 상기 반도체 기판의 전면 및 후면은 텍스쳐링 구조인 것을 특징으로 하는 태양전지
|
12 |
12
결정질 실리콘 태양전지의 제조방법에 있어서,
반도체 기판의 전면과 후면을 관통하는 적어도 하나 이상의 관통 홈을 형성하는 단계;
상기 반도체 기판의 전면 및 후면에 에미터층을 형성하는 단계;
상기 에미터층이 상기 반도체 기판의 후면과 이격하여 상기 반도체 기판의 전면에만 위치하도록 상기 반도체 기판의 후면에 형성된 상기 에미터층을 제거하는 단계;
상기 반도체 기판의 후면에 적어도 하나 이상의 개구부를 가지거나 혹은 개구부를 가지지 않는 패시베이션층을 형성하는 단계;
상기 반도체 기판의 전면으로부터 후면까지 상기 관통 홈을 경유하여 연결된 금속전극을 형성하는 단계; 및
상기 반도체 기판과 부분적으로 접촉하고, 상기 반도체 기판의 후면에 형성되는 후면전극을 형성하는 단계
를 포함하고,
상기 금속전극은, 상기 에미터층 상에 형성된 핑거부, 상기 에미터층, 상기 반도체 기판, 상기 패시베이션층을 관통하는 상기 관통 홈 내에 위치하는 관통부, 및 상기 반도체 기판의 후면에 형성된 버스바로 이루어지고,
상기 금속전극은 상기 반도체 기판의 후면에서 상기 패시베이션층 위에 위치하여 상기 반도체 기판의 후면과 이격되고,
상기 에미터층은, 상기 반도체 기판의 전면에서 상기 관통 홈 내에 위치하는 관통부에 인접한 영역으로서 고농도의 반도체 불순물로 도핑된 제1 영역과, 상기 제1 영역 이외의 영역에서 상기 반도체 기판의 전면에 위치하며 상기 제1 영역보다 저농도의 반도체 불순물로 도핑된 제2 영역으로 이루어진 선택적 에미터층이고,
상기 제1 영역의 두께는 상기 제2 영역의 두께보다 큰 것을 특징으로 하는 태양전지의 제조방법
|
13 |
13
제 12항에 있어서,
상기 후면전극과 반도체 기판의 접촉면에서 부분적으로 후면전계층이 형성되는 단계를 포함하는 것을 특징으로 하는 태양전지의 제조방법
|
14 |
14
제 12항에 있어서,
상기 관통 홈을 형성하는 단계 전 또는 후에, 상기 반도체 기판의 전면 또는 상기 반도체 기판의 전면 및 후면을 텍스쳐링하는 단계를 추가로 더 포함하는 것을 특징으로 하는 태양전지의 제조방법
|
15 |
15
제 14항에 있어서,
상기 텍스쳐링은 습식화학에칭법, 건식화학에칭법, 전기화학에칭법, 기계적에칭법 중 어느 하나의 방법인 것을 특징으로 하는 태양전지의 제조방법
|
16 |
16
제 12항에 있어서,
상기 관통 홈은 레이저 드릴링(Laser Drilling)법, 건식 식각법, 습식 식각법, 기계적 드릴링법 및 워터 젯 머시닝법 중 어느 하나의 방법을 사용하여 형성하는 것을 특징으로 하는 태양전지의 제조방법
|
17 |
17
제 12항에 있어서,
상기 금속전극을 형성하는 단계 및 상기 후면전극을 형성하는 단계는 동시(同時)에 또는 이시(異時)에 이루어지는 것을 특징으로 하는 태양전지의 제조방법
|
18 |
18
제 17항에 있어서,
상기 금속전극은 반도체 기판의 관통 홈에 은(Ag) 페이스트를 도포하고 열처리하여 형성하는 것을 특징으로 하는 태양전지의 제조방법
|
19 |
19
제 17항에 있어서,
상기 후면전극은 알루미늄(Al) 페이스트 또는 알루미늄 은(AgAl) 페이스트를 도포하고 열처리하여 형성하는 것을 특징으로 하는 태양전지의 제조방법
|
20 |
20
제 12항에 있어서,
상기 에미터층을 형성하는 단계는,
상기 관통 홈이 내포되는 상기 반도체 기판 전면의 소정 영역을 제외한 나머지 영역에 실리콘 산화막을 패터닝하는 단계; 및
상기 반도체 기판의 도전형과 반대되는 도전형의 반도체 불순물의 열확산으로, 상기 실리콘 산화막이 패터닝되지 않은 부분에 상기 제1 영역을 형성하고 패터닝된 실리콘 산화막을 부분적으로 통과하여 상기 제1 영역보다 낮은 반도체 불순물의 도핑 농도를 가지는 상기 제2 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 태양전지의 제조방법
|
21 |
21
제 12항에 있어서,
상기 에미터층의 상부에 적어도 하나 이상의 반사방지막층을 형성하는 단계를 추가로 더 포함하는 것을 특징으로 하는 태양전지의 제조방법
|
22 |
22
제 12항에 있어서,
상기 개구부를 가지는 패시베이션층은,
화학기상증착법(CVD), 플라즈마 화학기상증착법(PECVD), 프린팅법, 스프레이법 중 어느 하나의 방법으로 실리콘 산화물(SiO2), 실리콘 질화물(SiNx), 실리콘 산화질화물(SiOxNy) 중에서 선택된 어느 하나 이상의 물질로 이루어진 적어도 하나 이상의 막을 형성하는 단계; 및
상기 막의 일부분을 화학적 식각법 또는 기계적 식각법으로 제거하여 상기 개구부를 적어도 하나 이상 생성하는 단계로 형성되는 것을 특징으로 하는 태양전지의 제조방법
|