1 |
1
동기식 다중장치의 TUG21 다중기능 상태 감시를 위한 BIP(Bit Interleaved Paring) 검사회로에 있어서 ; VC12 멀티프레임으로부터 형성된 병렬 TUG21 데이타를 입력으로 하여 V5경로 오버헤드 주기로 상기 각 해당 VC12 멀티플레임에 대한 BIP 값을 계산하여 발생시키는 BIP 값 발생수단(10), 상기 BIP 값 발생수단(10)에 연결되고 864㎑ 클럭과 280㎑클럭과 2㎑ 클럭(OUTV5B1)을 입력으로 하여 상기 BIP 값 발생수단(10)으로 상기 BIP 값 생성을 위해 필요한 BIP 클럭(BIPCK-A, BIPCK-B, BIPCK-C), 시스팀 클럭(SYSCK-A, SYSCK-B, SYSCK-C), BIP리셋 클럭(BIPRES-A, BIPRES-B, BIPRES-C) 및 BIP 래치 클럭(BIPLAT-A, BIPLAT-B, BIPLAT-C)을 생성하여 공급해 주는 BIP타이밍 발생수단(30), 및 상기 BIP 값 발생수단(10)에 연결되어 상기 BIP 값 발생수단(10)에서 계산된 BIP 값과, 상기 TUG21신호로부터 추출된 BIP 값을 비교하는 BIP비교수단(20)으로 구성되는 것을 특징으로 하는 BIP 검사회로
|
2 |
2
제 1 항에 있어서, 상기 BIP 값 발생수단(10)은 상기 병렬 TUG21데이타 중 짝수 비트를 입력으로 하는 제 1 및 제 2 배타적 논리합수단(81,82), 상기 병렬 TUG21 데이타중 홀수비트를 입력으로 하는 제 3 및 제 4 배타적 논리합수단(83,84), 상기 제 1 및 제 2 배타적 논리합수단(81,82)의 출력단에 입력단이 연결된 제 5 배타적 논리합 수단(85), 상기 제 3 및 제 4 배타적 논리합 수단(83,84)의 출력단에 입력단이 연결된 제 6 배타적 논리합수단(86), 및 상기 제 5 배타적 논리합수단(85)의 출력과 상기 타이밍 발생수단(30)으로부터 출력되는 BIP 클럭(BIPCK-A, BIPCK-B, BIPCK-C), 시스팀 클럭(SYSCK-A, SYSCK-B, SYSCK-C), BIP 리셋클럭(BIPRES-A, BIPRES-B, BIPRES-C), 및 BIP 래치 클럭(BIPLAT-A, BIPLAT-B, BIPLAT-C) 및 리셋신호(RESETB)를 입력으로 하는 제1 BIP 발생수단(70), 및 상기 제 6 배타적 논리합수단(86)의 출력과 상기 타이밍 발생수단(30)으로부터 출력되는 클럭을 입력으로 하는 제 2 BIP 발생수단(71)로 구성되는 것을 특징으로 하는 BIP 검사회로
|
3 |
3
제 1 항에 있어서, 상기 타이밍 발생수단(30)은 상기 TUG21데이타로부터 상기 BIP 값을 계산하기 위해 해당 데이타를 추출하는 280㎑의 BIP클럭(BIPCK-A, BIPCK-B, BIPCK-C),을 입력으로 하는 제 1, 제 2, 제 3 인버터(61,62,63)로 구성되어 상기 시스팀 클럭(SYSCK-A, SYSCK-B, SYSCK-C)을 발생시키는 시스팀 클럭 발생수단(60), 상기 BIP 클럭 (BIPCK-A, BIPCK-B, BIPCK-C)과 2㎑ 클럭(OTUV5B1)을 입력으로 하여 상기 BIP 래치 클럭(BIPLAT-A, BIPLAT-B, BIPLAT-C)을 발생시키는 BIP 래치클럭 발생수단(40), 및 상기 BIP 래치클럭 발생수단(40)과 시스팀 클럭 발생수단(60)에 연결되어, 상기 BIP 래치클럭 발생수단(40)의 BIP 래치클럭(BIPLAT-A, BIPLAT-B, BIPLAT-C)과 상기 시스팀 클럭 발생수단(60)의 시스팀 클럭(SYSCK-A, SYSCK-B, SYSCK-C)과 864㎑ 클럭을 입력으로 하여 상기 BIP 리셋 클럭(BIPRES-A, BIPRES-B, BIPRES-C)을 발생하는 BIP 리셋 클럭 발생수단(50)으로 구성되는 것을 특징으로 하는 BIP 검사회로
|
4 |
4
제 1 항에 있어서, 상기 BIP 비교수단(20)은 상기 BIP 값 발생수단(10)의 출력단에 연결되어 계산된 2비트의 BIP 값과 상기 TUG21신호로부터 추출된 2비트의 BIP 값을 입력으로 하는 제 1 및 제 2 배타적 논리합 수단(100,101)으로 구성되는 것을 특징으로 하는 BIP 검사회로
|
5 |
5
제 2 항에 있어서, 상기 제 1 및 제 2 BIP 발생수단(70,71)은 상기 제 5 및 제 6 배타적 논리합수단(85,86)의 출력과 BIP클럭(BIPCK-A, BIPCK-B, BIPCK-C)을 입력으로 하는 부정논리곱수단(91), 상기 리셋신호(RESETB)를 반전시키는 제 1 인버터수단(92), 상기 BIP 리셋 클럭(BIPRES-A, BIPRES-B, BIPRES-C)을 반전시키는 제 2 인버터수단(93), 상기 제 1 및 제 2 인버터수단(92,93)의 출력을 입력으로 하는 논리곱수단(94), 상기 부정논리곱수단(91)과 논리곱수단(94)의 출력단에 연결되어, 상기 부정논리합수단(91)과 논리곱수단(94)의 출력과 시스팀 클럭(SYSCK-A, SYSCK-B, SYSCK-C)을 입력으로 하는 제 1 D플립플롭(95), 및 상기 제 1 D플립플롭(95)과 제 1 인버터수단(92)의 출력단에 연결되어, 상기 제 1 D플립플롭(95)과 제 1 인버터수단(92)의 출력과 BIP 래치클럭(BIPLAT-A, BIPLAT-B, BIPLAT-C)을 입력으로 하는 제 2 D플립플롭(96)으로 구성되는 것을 특징으로 하는 BIP 검사회로
|
6 |
6
제 3 항에 있어서, 상기 BIP 래치클럭 발생수단(40)은 상기 BIP 클럭(BIPCK-B)을 클럭 입력으로 하고 2㎑ 클럭(OTUV5B1)을 데이타 입력으로 하여 BIP 래치클럭 (BIPLAT-A)을 출력하는 제 1 D플립플롭(41), 상기 제 1 D플립플롭(41)의 출력을 데이타 입력으로 하고, 상기 BIP 클럭(BIPCK-C)을 클럭 입력으로 하여 BIP 래치클럭 (BIPLAT-B)을 출력하는 제 2D플립플롭(42) 및 상기 제 2D 플립플롭(42)의 출력을 데이타 입력으로 상기 BIP 클럭(BIPCK-A)을 클럭 입력으로 하여 BIP 래치 클럭(BIPLAT-C)을 출력하는 제 3 D플롭플립(43)으로 구성되는 것을 특징으로 하는 BIP 검사회로
|
7 |
7
제 3 항에 있어서, 상기 BIP 리셋 클럭 발생수단(50)은 상기 시스팀 클럭(SYSCK-B)과 BIP 래치클럭(BIPLAT-A)을 입력으로 하는 제 1 논리곱 수단(54), 상기 제 1 논리곱수단(54)의 출력을 데이타 입력으로 하고 864㎑ 클럭을 클럭입력으로 하여 BIP리셋 클럭(BIPRES-A)을 출력하는 제 1 D플립플롭(51), 상기 시스팀 클럭(SYSCK-C)과 BIP 래치클럭(BIPLAT-B)을 입력으로 하는 제 2 논리곱수단(55), 상기 제 2 논리곱수단(55)의 출력을 데이타 입력으로 하고 864㎑ 클럭을 클럭 입력으로 하여 BIP리셋 클럭(BIPRES-B)을 출력하는 제 2 D플립플롭(52), 상기 시스팀 클럭(SYSCK-A)과 BIP 래치클럭(BIPLAT-C)을 입력으로 하는 제 3 논리곱수단(56), 및 상기 제 3 논리곱수단(56)의 출력 데이타 입력으로 하고 864㎑ 클럭을 클럭 입력으로 하여 BIP 리셋 클럭(BIPRES-C)을 출력하는 제 3 플립플롭(53)으로 구성되는 것을 특징으로 하는 BIP 검사회로
|