| 1 |
1
클럭과 마스터 프로세서의 공유 메모리 선택 신호와 슬레이브 프로세서의 공유 메모리 선택 신호를 입력받아 마스터 프로세서가 공유 메모리를 사용하는 경우 사용 여부를 나타내는 감시 신호를 출력하는 공유 메모리 사용 감시 수단(1);외부로 부터 슬레이브측 공유 메모리 대기 상태 신호와 슬레이브측 타 주변 장치 선택신호 관련 대기 상태 신호를 입력받아 상기 공유 메모리 사용 감시수단(1)으로 부터 마스터 프로세서가 공유 메모리를 사용함을 나타내는 감시 신호를 입력받아 슬레이브 프로세서의 공유 메모리 대기 상태 신호를 제어하기 위한 슬레이브측 준비 신호를 출력하는 대기 상태 제어 수단(2);및 외부의 마스터측 공유 메모리 선택 신호와 상기 공유 메모리 사용 감시 수단(1)의 감시 신호를 입력받아 칩 선택 신호를 공유 메모리(4)에 출력하고, 데이타와 어드레스를 입력받아 상기 공유 메모리 사용 감시 수단(1)의 감시 신호와 외부의 마스터측, 슬레이브측 쓰기 신호에 의해 생성된 쓰기 신호에 의해 데이타를 저장하고, 상기 공유 메모리 사용 감시 수단(1)의 감시 신호와 외부의 마스터측, 슬레이브측 읽기 신호에 의해 생성된 읽기 신호에 의해 공유 메모리에 저장된 데이타를 읽어 출력하는 공유 메모리 사용 제어 수단(3)을 구비한 것을 특징으로 하는 공유 메모리의 사용 권한 제어 장치
|
| 2 |
2
제1항에 있어서, 슬레이브와 마스터측의 공유 메모리 선택 신호가 겹치는 경우에는 슬레이브측의 공유 메모리 선택 시간을 마스터측 공유 메모리 선택 시간보다 약 3배 정도 길게 유지하도록 구성한 것을 특징으로 하는 공유 메모리의 사용 권한 제어 장치
|
| 3 |
3
제1항에 있어서, 상기 공유 메모리 사용 감시 수단(1)은, 외부의 마스터측 공유 메모리 선택 신호를 입력받아 마스터측 사용 중 신호를 출력하는 프립플롭 수단(11);상기 플립플롭 수단(11)의 출력과 외부의 슬레이브측 공유 메모리 선택 신호를 입력받아 논리합하여 감시신호를 상기 공유 메모리 사용 제어 수단(3)으로 출력하는 논리합 게이트 수단(12);및 상기 논리합 게이트 수단(12)의 출력을 반전시켜 대기 상태 제어 수단(2)으로 출력하는 인버터 수단(13)으로 구성된 것을 특징으로 하는 공유 메모리의 사용 권한 제어 장치
|
| 4 |
4
제1항에 있어서, 상기 대기 상태 제어 수단(2)은, 외부의 슬레이브측 공유 메모리 대기 상태 신호를 데이타 단자에 입력받고, 상기 공유 메모리 사용 감시 수단(1)의 감시 신호를 입력받아 출력하는 플립플롭 수단(21);및 상기 플립플롭 수단(21)의 출력과 외부의 슬레이브측 타 주변 장치 선택 신호 관련 대기 상태 신호를 입력받아 논립곱하여 슬레이브측 준비 신호를 출력하는 논리곱 게이트 수단(22)으로 구성된 것을 특징으로 하는 공유 메모리의 사용 권한 제어 장치
|
| 5 |
5
제1항에 있어서, 상기 공유 메모리 사용 제어 수단(3)은, 외부의 마스터측 공유 메모리 선택 신호와 상기 공유 메모리 사용 감시 수단(1)의 감시 신호에 의해 어드레스를 입력받아 공유 메모리(4)에 출력하는 제1 버퍼링 수단(31);외부의 마스터측 공유 메모리 선택 신호와 상기 공유 메모리 사용 감시 수단(1)의 감시 신호를 입력받아 칩 선택 신호를 공유 메모리(4)에 출력하는 선택 수단(32);상기 공유 메모리 사용 감시 수단(1)의 감시 신호와 외부의 마스터측 읽기/쓰기 신호와 슬레이브측 읽기/쓰기 신호를 입력받아 데이타를 저장하기 위한 쓰기 신호와 데이타를 읽기 위한 읽기 신호를 공유 메모리(4)에 출력하고, 슬레이브측 쓰기 신호를 출력하는 읽기/쓰기 제어 수단(33);및 외부로 부터 마스터측 공유 메모리 선택 신호, 마스터측 쓰기 신호, 그리고 상기 공유 메모리 사용 감시 수단(1)의 감시 신호를 입력받고, 상기 읽기/쓰기 제어 수단(33)의 슬레이브측 쓰기 신호를 입력받아 공유 메모리(4)에 데이타를 입출력하는 제2 버퍼링 수단(34)을 구비한 것을 특징으로 하는 공유 메모리의 사용 권한 제어 장치
|
| 6 |
6
제5항에 있어서, 상기 선택 수단(32)은, 외부의 마스터측 공유 메모리 선택 신호와 상기 공유 메모리 사용 감시 수단(1)의 감시 신호를 입력받아 논리곱하여 공유 메모리(4)에 칩 선택 신호를 출력하는 논리곱 게이트 수단으로 구성된 것을 특징으로 하는 공유 메모리의 사용 권한 제어 장치
|
| 7 |
7
제5항에 있어서, 상기 읽기/쓰기 제어 수단(33)은 상기 공유 메모리 사용 감시 수단(1)의 감시 신호와 외부의 슬레이브측 쓰기 신호를 입력받아 논리합하여 슬레이브측 쓰기 신호를 출력하는 제1논리합 게이트 수단(331);상기 공유 메모리 사용 감시 수단(1)의 감시 신호와 외부의 슬레이브측 읽기 신호를 입력받아 논리합하여 슬레이브측 읽기 신호를 출력하는 제2 논리합 게이트 수단(332);상기 제1 논리합 게이트 수단(331)의 출력과 외부의 마스터측 쓰기 신호를 입력받아 논리곱하여 공유 메모리(4)에 쓰기 신호를 출력하는 제1 논리곱 게이트 수단(333);및 상기 제2 논리합 게이트 수단(332)의 출력과 외부의 마스터측 읽기 신호를 입력받아 논리곱하여 공유 메모리(4)에 읽기 신호를 출력하는 제2 논리곱 게이트 수단(334)으로 구성된 것을 특징으로 하는 공유 메모리의 사용 권한 제어 장치
|
