| 1 |
1
서로 다른 종류의 복수의 메모리 셀; 및고속 직렬 링크 방식을 통해 상기 복수의 메모리 셀 각각과 통신하는 CPU(중앙처리장치);를 포함하되,상기 CPU는,상기 복수의 메모리 셀 중 적어도 하나의 메모리 셀에 전송할 명령 데이터를 생성 및 패킷화 하는 CPU 프로토콜 엔진을 포함하며,상기 복수의 메모리 셀 각각은,상기 CPU로부터 수신되는 상기 명령 데이터를 분석하는 메모리 프로토콜 엔진; 및상기 메모리 프로토콜 엔진에서의 상기 분석 결과에 따라 해당 동작을 수행하는 메모리 컨트롤러;를 포함하는 것인 이종 메모리 시스템
|
| 2 |
2
제1항에 있어서,상기 복수의 메모리 셀 각각과 상기 CPU 사이에 위치하며, 상기 CPU와 하나의 채널로 연결되고, 상기 복수의 메모리 셀 각각과 고속 직렬 링크 방식으로 연결되는 스위치;를 더 포함하며, 상기 스위치를 통해 상기 복수의 메모리 셀 중 어느 하나의 메모리 셀이 선택적으로 상기 CPU와 데이터 통신하는 것인 이종 메모리 시스템
|
| 3 |
3
제1항에 있어서,상기 CPU와 상기 복수의 메모리 셀 각각은 트랜시버를 통해 광 통신으로 데이터를 송수신하는 것인 이종 메모리 시스템
|
| 4 |
4
제1항에 있어서, 상기 명령 데이터는,상기 복수의 메모리 셀 각각에 대한 명령어, 상기 복수의 메모리 셀 각각에 전송할 데이터 및 상기 명령어 또는 상기 데이터를 전송하고자 하는 메모리 셀의 주소 정보를 포함하는 것인 이종 메모리 시스템
|
| 5 |
5
제1항에 있어서, 상기 CPU는,상기 CPU 프로토콜 엔진에서 패킷화된 상기 명령 데이터를 직렬화(serialization)하고, 상기 메모리로부터 수신되는 응답 데이터를 역직렬화(deserialization)하는 CPU 측 역/직렬화부(De/Serializer);를 더 포함하는 것인 이종 메모리 시스템
|
| 6 |
6
제1항에 있어서, 상기 메모리 프로토콜 엔진은,상기 CPU로부터 수신되는 상기 명령 데이터를 제어 신호와 데이터 신호로 분리하는 것인 이종 메모리 시스템
|
| 7 |
7
제1항에 있어서, 상기 메모리 프로토콜 엔진은,상기 CPU로부터 수신된 상기 명령 데이터가 읽기 명령어인 경우, 상기 읽기 명령어에 따라 상기 CPU로 전송하고자 하는 응답 데이터를 패킷화하는 것인 이종 메모리 시스템
|
| 8 |
8
제7항에 있어서, 상기 메모리 프로토콜 엔진은,상기 CPU로부터 데이터 재전송이 요청되는 경우, 재전송 버퍼에 저장된 기전송된 응답 데이터를 상기 CPU로 재전송하는 것인 이종 메모리 시스템
|
| 9 |
9
제1항에 있어서, 상기 복수의 메모리 셀 각각은,상기 CPU로 전송하고자 하는 데이터를 직렬화하고, 상기 CPU로부터 수신되는 상기 명령 데이터를 역직렬화하는 메모리 측 역/직렬화부;를 더 포함하는 것인 이종 메모리 시스템
|
| 10 |
10
서로 다른 종류의 복수의 메모리 셀 각각과 CPU(중앙처리장치)가 고속 직렬 링크 방식으로 통신하는 이종 메모리 시스템의 상기 CPU와 어느 하나의 메모리 셀 간의 데이터 통신 방법에 있어서,상기 CPU에서 상기 복수의 메모리 셀 중 어느 하나의 메모리 셀로 패킷화된 명령 데이터를 전송하는 단계;상기 메모리 셀에서 수신되는 상기 명령 데이터를 분석하는 단계; 및상기 메모리 셀에서 상기 명령 데이터의 분석 결과에 따라 해당 동작을 수행하는 단계;를 포함하는 것인 이종 메모리 시스템의 데이터 통신 방법
|
| 11 |
11
제10항에 있어서, 상기 CPU에서 상기 명령 데이터를 전송하는 단계는,통신하고자 하는 상기 메모리 셀의 정보를 포함한 상기 명령 데이터를 생성 및 패킷화하는 단계;패킷화된 상기 명령 데이터를 직렬화(serialization)하는 단계; 및직렬화된 상기 명령 데이터를 스위치를 통해 상기 메모리 셀로 전송하는 단계;를 포함하는 것인 이종 메모리 시스템의 데이터 통신 방법
|
| 12 |
12
제10항에 있어서, 상기 메모리 모듈에서 상기 명령 데이터를 분석하는 단계는,상기 CPU로부터 수신되는 상기 명령 데이터를 역직렬화(deserialization)하는 단계; 및역직렬된 상기 명령 데이터를 분석하여 제어 신호와 데이터 신호로 분리하는 단계;를 포함하는 것인 이종 메모리 시스템의 데이터 통신 방법
|
| 13 |
13
제10항에 있어서, 상기 메모리 모듈에서 상기 분석 결과에 따라 해당 동작을 수행하는 단계는,상기 분석 결과, 상기 명령 데이터가 읽기 명령인 경우, 상기 읽기 명령에 따라 읽어들인 응답 데이터를 패킷화하는 단계;패킷화된 상기 응답 데이터를 직렬화하는 단계; 및직렬화된 상기 응답 데이터를 스위치를 통해 상기 CPU로 전송하는 단계;를 포함하는 것인 이종 메모리 시스템의 데이터 통신 방법
|
| 14 |
14
제10항에 있어서, 상기 CPU에서 상기 메모리 모듈로부터 수신되는 응답 데이터에 대한 오류를 검출하는 단계;상기 CPU에서 상기 오류 검출 결과에 따라 상기 응답 데이터의 재수신 필요 여부를 판단하는 단계;상기 응답 데이터의 재수신이 필요하다고 판단되면, 상기 CPU에서 기전송된 상기 명령 데이터를 상기 해당 메모리 모듈로 재전송하는 단계; 및상기 메모리 모듈에서 상기 명령 데이터를 재수신하면, 기전송된 후 재전송 버퍼에 저장된 상기 응답 데이터를 상기 CPU로 재전송하는 단계;를 더 포함하는 것인 이종 메모리 시스템의 데이터 통신 방법
|
