맞춤기술찾기

이전대상기술

데이터메모리뱅크간병렬어드레스제어방법

  • 기술번호 : KST2015076898
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 1. 청구범위에 기재된 발명이 속한 기술분야본 발명은 데이터 메모리 뱅크간 병렬 어드레스 제어 방법에 관한 것임.2. 발명이 해결하려고 하는 기술적 과제본 발명은, 어드레스 생성과 버스(bus)구조를 개선하여, 각 DPU의 스캔(scan)영역을 메모리 뱅크(bank)들간에 걸쳐 공통으로 갖도록 함으로써, DPU마다의 병렬 탐색기능을 유지하면서 탐색영역의 메모리 용량을 현저하게 줄일 수 있도록 하는, 데이터 메모리 뱅크간 병렬 어드레스 제어 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하고자 함.3. 발명의 해결방법의 요지본 발명은, 데이터 메모리 뱅크간 병렬 어드레스 제어 방법에 있어서, 상기 다수의 데이터 메모리 각각의 제1 포트(P1)는 현재 프레임의 소정 템플리트 화소 블록 내의 데이터를 읽고, 제2 포트(P0)는 이전 프레임의 탐색(search) 영역 데이터를 읽는 제 1 단계; 상기 탐색영역의 데이터를 읽어내는 제2 포트(P0)로부터의 데이터를 제1 화소분만큼 시프트하여 다수의 데이터 처리 유닛(DPU: data processing unit)으로 파이프라인 형태로 연속하여 공급하는 제 2 단계; 상기 다수의 데이터 처리 유닛(DPU)이 각각 거리 계산을 행하고, 데이터 처리 유닛(DPU)사이의 트리(tree) 결합망을 사용하여 화소누산을 수행하여 제2 화소분의 거리 누산치를 특정 데이터 처리 유닛(DPU)으로 출력하는 제 3 단계; 및 상기 특정 데이터 처리 유닛(DPU)으로 부터의 출력을 데이터 버스를 이용하여 공통의 데이터 메모리(data memory)에 쓰기하는 제 4 단계를 포함함.4. 발명의 중요한 용도본 발명은 데이터 메모리 어드레스 생성에 이용됨.
Int. CL G06F 12/00 (2006.01)
CPC G11C 8/06(2013.01) G11C 8/06(2013.01) G11C 8/06(2013.01) G11C 8/06(2013.01)
출원번호/일자 1019980045268 (1998.10.28)
출원인 한국전자통신연구원
등록번호/일자 10-0319741-0000 (2001.12.21)
공개번호/일자 10-2000-0027353 (2000.05.15) 문서열기
공고번호/일자 (20020219) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (1998.10.28)
심사청구항수 8

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김익균 대한민국 대전광역시 유성구
2 차진종 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신성특허법인(유한) 대한민국 서울특별시 송파구 중대로 ***, ID타워 ***호 (가락동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
1998.10.28 수리 (Accepted) 1-1-1998-0386611-48
2 대리인선임신고서
Notification of assignment of agent
1998.10.28 수리 (Accepted) 1-1-1998-0359678-63
3 출원심사청구서
Request for Examination
1998.10.28 수리 (Accepted) 1-1-1998-0359679-19
4 의견제출통지서
Notification of reason for refusal
2000.11.24 발송처리완료 (Completion of Transmission) 9-5-2000-0300649-08
5 지정기간연장신청서
Request for Extension of Designated Period
2001.01.19 수리 (Accepted) 1-1-2001-5017273-00
6 의견서
Written Opinion
2001.02.24 수리 (Accepted) 1-1-2001-5054593-17
7 명세서등보정서
Amendment to Description, etc.
2001.02.24 보정승인 (Acceptance of amendment) 1-1-2001-5054594-52
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2001.04.19 수리 (Accepted) 4-1-2001-0046046-20
9 등록결정서
Decision to grant
2001.12.06 발송처리완료 (Completion of Transmission) 9-5-2001-0342878-54
10 FD제출서
FD Submission
2001.12.22 수리 (Accepted) 2-1-2001-5212338-22
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

데이터 메모리 뱅크간 병렬 어드레스 제어 방법에 있어서,

각 데이터 메모리 뱅크마다 하기의 수학식에 따라 생성된 어드레스가 부여된 메모리를 제공하는 제 1 단계; 및

상기 메모리로부터 데이터 읽기시에, 주어진 어드레스를 최하위로 하여 연속한 어드레스를 가진 데이터를 뱅크간에 병렬로 읽게 하는 제 2 단계

를 포함하는 데이터 메모리 뱅크간 병렬 어드레스 제어 방법

2 2

제 1 항에 있어서,

상기 제 1 단계는,

시작점(a, b)부터 수평방향(c)으로 순차적으로, 직전 어드레스 포인터값에 제1 변위 레지스터(DR1) 값을 더하면서 현재의 어드레스를 생성하되, 이러한 동작을 해당 라인의 종료위치까지 반복 수행하는 제 3 단계;

직전 어드레스 포인터값에 제2 변위 레지스터(DR2) 값을 더하여 다음 라인의 시작점으로 이동한 후 해당 라인의 종료위치까지 상기 제 1 단계를 수행하는 제 4 단계; 및

상기 제 2 단계를 마지막 라인까지 반복 수행하는 제 5 단계

를 포함하여 해당 구형영역에 대한 어드레스를 생성하는 것을 특징으로 하는 데이터 메모리 뱅크간 병렬 어드레스 제어 방법

3 3

제 2 항에 있어서,

상기 제 5 단계 수행 후, 직전 어드레스 포인터값에 제3 변위 레지스터(DR3) 값을 더하여 다음 구형영역에 대한 어드레스를 생성하는 제 6 단계

를 더 포함하는 데이터 메모리 뱅크간 병렬 어드레스 제어 방법

4 4

데이터 메모리 뱅크간 병렬 어드레스 제어 방법에 있어서,

상기 다수의 데이터 메모리 각각의 제1 포트(P1)는 현재 프레임의 소정 템플리트 화소 블록 내의 데이터를 읽고, 제2 포트(P0)는 이전 프레임의 탐색(search) 영역 데이터를 읽는 제 1 단계;

상기 탐색영역의 데이터를 읽어내는 제2 포트(P0)로부터의 데이터를 제1 화소분만큼 시프트하여 다수의 데이터 처리 유닛(DPU: data processing unit)으로 파이프라인 형태로 연속하여 공급하는 제 2 단계;

상기 다수의 데이터 처리 유닛(DPU)이 각각 거리 계산을 행하고, 데이터 처리 유닛(DPU)사이의 트리(tree) 결합망을 사용하여 화소누산을 수행하여 제2 화소분의 거리 누산치를 특정 데이터 처리 유닛(DPU)으로 출력하는 제 3 단계; 및

상기 특정 데이터 처리 유닛(DPU)으로 부터의 출력을 데이터 버스를 이용하여 공통의 데이터 메모리(data memory)에 쓰기하는 제 4 단계

를 포함하는 데이터 메모리 뱅크간 병렬 어드레스 제어 방법

5 5

제 4 항에 있어서,

상기 제 3 단계에서의 거리계산은,

하기의 수학식을 이용하여 수행하는 것을 특징으로 하는 데이터 메모리 뱅크간 병렬 어드레스 제어 방법

6 6

제 5 항에 있어서,

상기 다수의 데이터 메모리는 4개의 데이터 메모리이고, 상기 소정 템플리트 화소 블록은 8 x 8 템플리트(template) 화소 블록이고, 상기 제 1 화소분은 2화소이고, 상기 제2 화소분은 4화소이며, 상기 다수의 데이터 메모리는, 상기 제1 및 제2 포트(P0, P1)를 통해 데이터를 병렬로 읽어내도록 하기 위하여, 상기 템플리트(template)의 이동에 따라서 탐색 영역의 읽기개시 어드레스를 움직여 항상 대응하는 개시 어드레스로부터 연속하는 다수의 데이터를 병렬로 읽는 것을 특징으로 하는 데이터 메모리 뱅크간 병렬 어드레스 제어 방법

7 7

프로세서를 구비한 데이터 메모리 뱅크간 병렬 어드레스 제어 장치에,

각 데이터 메모리 뱅크마다 하기의 수학식에 따라 생성된 어드레스가 부여된 메모리를 제공하는 제 1 기능; 및

상기 메모리로부터 데이터 읽기시에, 주어진 어드레스를 최하위로 하여 연속한 어드레스를 가진 데이터를 뱅크간에 병렬로 읽게 하는 제 2 기능

을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체

8 8

프로세서를 구비한 데이터 메모리 뱅크간 병렬 어드레스 제어 장치에,

상기 다수의 데이터 메모리 각각의 제1 포트(P1)는 현재 프레임의 소정 템플리트 화소 블록 내의 데이터를 읽고, 제2 포트(P0)는 이전 프레임의 탐색(search) 영역 데이터를 읽는 제 1 기능;

상기 탐색영역의 데이터를 읽어내는 제2 포트(P0)로부터의 데이터를 제1 화소분만큼 시프트하여 다수의 데이터 처리 유닛(DPU: data processing unit)으로 파이프라인 형태로 연속하여 공급하는 제 2 기능;

상기 다수의 데이터 처리 유닛(DPU)이 각각 거리 계산을 행하고, 데이터 처리 유닛(DPU)사이의 트리(tree) 결합망을 사용하여 화소누산을 수행하여 제2 화소분의 거리 누산치를 특정 데이터 처리 유닛(DPU)으로 출력하는 제 3 기능; 및

상기 특정 데이터 처리 유닛(DPU)으로 부터의 출력을 데이터 버스를 이용하여 공통의 데이터 메모리(data memory)에 쓰기하는 제 4 기능

을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.