맞춤기술찾기

이전대상기술

리플로우 공정을 이용하여 형성된 엘리베이티드소스/드레인(elevated source/drain)을 갖는 SOI 모스펫 소자의 제조 방법

  • 기술번호 : KST2015079466
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 SOI 기판을 이용한 극소 채널의 SOI 모스펫(MOSFET) 소자의 제조방법을 제공한다. 본 발명은 HSQ(hydrogen silsesquioxane)막의 리플로우(reflow) 공정을 이용하여 엘리베이티드 소스/드레인(ESD, elevated source/drain)을 형성하고, 저유전율의 절연막을 층간 절연막으로 형성한다. 이에 따라, 본 발명은 저저항의 소스/드레인 및 저유전율의 층간 절연막과 매우 얇은 두께의 실리콘 채널층을 갖는 SOI 기판을 사용함으로 단채널 효과를 억제할 수 있고 구동 능력이 향상되고 RC 지연 시간이 향상된 저전력 및 고속 동작의 SOI 모스펫 소자를 제조할 수 있다. 모스펫, 단채널 효과, HSQ막
Int. CL H01L 21/335 (2006.01)
CPC H01L 29/66772(2013.01) H01L 29/66772(2013.01) H01L 29/66772(2013.01)
출원번호/일자 1020030091335 (2003.12.15)
출원인 한국전자통신연구원
등록번호/일자 10-0516153-0000 (2005.09.13)
공개번호/일자 10-2005-0059633 (2005.06.21) 문서열기
공고번호/일자 (20050921) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2003.12.15)
심사청구항수 10

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 오지훈 대한민국 대전광역시유성구
2 양종헌 대한민국 대전광역시서구
3 임기주 대한민국 대전광역시서구
4 안창근 대한민국 대전광역시유성구
5 조원주 대한민국 대전광역시유성구
6 이성재 대한민국 대전광역시유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 리앤목특허법인 대한민국 서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)
2 이해영 대한민국 서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)(리앤목특허법인)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2003.12.15 수리 (Accepted) 1-1-2003-0478222-57
2 선행기술조사의뢰서
Request for Prior Art Search
2005.07.13 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2005.08.19 수리 (Accepted) 9-1-2005-0052558-35
4 등록결정서
Decision to grant
2005.08.23 발송처리완료 (Completion of Transmission) 9-5-2005-0403821-76
5 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
6 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
SOI 기판의 단결정 실리콘막 상에 게이트 스택을 형성하는 단계; 상기 게이트 스택의 양측벽에 게이트 스페이서를 형성하는 단계; 상기 게이트 스페이서, 게이트 스택 및 단결정 실리콘막 상에 도전막을 형성하는 단계; 상기 게이트 스택의 양측의 단결정 실리콘막에 소스/드레인을 형성하는 단계; 상기 도전막 상에 HSQ막을 형성하는 단계; 상기 HSQ막을 리플로우하여 상기 게이트 스택 상의 도전막의 상부 표면을 노출시키는 평탄화층을 형성하는 단계; 상기 게이트 스택의 상부 표면 및 게이트 스페이서 상에 형성된 도전막을 선택적으로 식각하여 홀을 형성함과 아울러 상기 소스/드레인 상에 엘리베이티드 소스/드레인을 형성하는 단계; 및 상기 홀을 채우면서 상기 게이트 스택, 게이트 스페이서 및 평탄화층 상에 층간 절연막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 SOI 모스펫 소자의 제조방법
2 2
제1항에 있어서, 상기 게이트 스택은 SOI 기판의 단결정 실리콘막 상에 게이트 절연막, 게이트 전극 및 하드 마스크 패턴이 순차적으로 형성하여 마련된 것을 특징으로 하는 SOI 모스펫 소자의 제조 방법
3 3
제2항에 있어서, 상기 게이트 전극을 구성하는 도전막은 불순물을 포함하는 실리콘막 또는 금속막으로 형성하는 것을 특징으로 하는 SOI 모스펫 소자의 제조방법
4 4
제3항에 있어서, 상기 게이트 전극을 구성하는 도전막은 n-형 모스펫 소자에 대해서는 일함수가 실리콘 채널층보다 큰 재료로 형성하고, p-형 모스펫 소자에 대해서는 일함수가 실리콘 채널층보다 작은 재료로 형성하는 것을 특징으로 하는 SOI 모스펫 소자의 제조방법
5 5
제1항에 있어서, 상기 도전막은 인시츄(in-situ)로 불순물이 포함된 실리콘막, 실리콘-게르마늄 합금 또는 게르마늄막을 이용하여 형성하는 것을 특징으로 하는 SOI 모스펫 소자의 제조방법
6 6
제1항에 있어서, 상기 소스/드레인은 상기 도전막에 포함된 불순물을 열확산시켜 형성하는 것을 특징으로 하는 SOI 모스펫 소자의 제조방법
7 7
제1항에 있어서, 상기 HSQ막의 리플로우는 300 내지 500도의 질소분위기에서 수 분간 열처리하여 수행하는 것을 특징으로 하는 SOI 모스펫 소자의 제조방법
8 8
제1항에 있어서, 상기 도전막의 선택적 식각은 상기 평탄화층과 게이트 스택을 구성하는 하드 마스크 패턴과 식각 선택비를 갖고 상기 도전막을 등방성 식각할 수 있는 식각 용액 또는 식각 가스를 사용하여 수행하는 것을 특징으로 하는 SOI 모스펫 소자의 제조방법
9 9
제1항에 있어서, 상기 엘리베이티드 소스/드레인 및 게이트 스택 상의 층간 절연막에 컨택홀들을 형성하고, 상기 컨택홀들에 전극을 형성하는 것을 특징으로 하는 SOI 모스펫 소자의 제조방법
10 10
제1항에 있어서, 상기 층간 절연막은 HSQ막, 산화막 또는 질화막을 이용하여 형성하는 것을 특징으로 하는 SOI 모스펫 소자의 제조방법
11 10
제1항에 있어서, 상기 층간 절연막은 HSQ막, 산화막 또는 질화막을 이용하여 형성하는 것을 특징으로 하는 SOI 모스펫 소자의 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.