1 |
1
관통 비아홀들을 갖는 기판;상기 기판 상에 차례로 적층되는 제 1 및 제 2 질화물 반도체층들;상기 제 2 질화물 반도체층 상에 제공되는 드레인 전극들 및 소스 전극들; 상기 제 2 질화물 반도체층 상에 제공되고, 상기 드레인 전극들 상에 제공되는 상부 비아홀들을 갖는 절연 패턴; 및상기 제 2 질화물 반도체층 상에 제공되는 게이트 전극들을 포함하고,상기 관통 비아홀들은 상기 제 1 및 제 2 질화물 반도체층들 내로 연장되어 상기 소스 전극들의 하면을 노출하고,상기 게이트 전극들은 제 1 방향으로 연장되는 복수의 열들과 상기 제 1 방향과 교차하는 제 2 방향으로 연장되는 복수의 행들을 포함하는 질화물 반도체 소자
|
2 |
2
삭제
|
3 |
3
제 1 항에 있어서,상기 제 2 질화물 반도체층은 리세스 영역들을 가지되,평면적 관점에서, 상기 리세스 영역들은 상기 게이트 전극들과 동일한 배열을 이루고, 상기 게이트 전극들은 상기 리세스 영역들 내에 제공되는 질화물 반도체 소자
|
4 |
4
제 1 항에 있어서,평면적 관점에서, 상기 드레인 및 소스 전극들은 상기 게이트 전극들 사이의 공간에 교대로 반복 배치되어 복수의 행과 열을 이루는 질화물 반도체 소자
|
5 |
5
제 4 항에 있어서,평면적 관점에서, 상기 상부 비아홀들은 상기 드레인 전극들과 정렬되는 질화물 반도체 소자
|
6 |
6
제 4 항에 있어서,평면적 관점에서, 상기 관통 비아홀들은 상기 소스 전극들과 정렬되는 질화물 반도체 소자
|
7 |
7
관통 비아홀들을 갖는 기판;상기 기판 상에 차례로 적층되는 제 1 및 제 2 질화물 반도체층들;상기 제 2 질화물 반도체층 상에 제공되는 드레인 전극들 및 소스 전극들; 상기 제 2 질화물 반도체층 상에 제공되고, 상기 드레인 전극들 상에 제공되는 상부 비아홀들을 갖는 절연 패턴; 및상기 제 2 질화물 반도체층 상에 제공되는 게이트 전극들을 포함하고,상기 관통 비아홀들은 상기 제 1 및 제 2 질화물 반도체층들 내로 연장되어 상기 소스 전극들의 하면을 노출하고,상기 게이트 전극들은 제 1 방향으로 연장되는 라인 형태를 가지되, 상기 제 1 방향과 교차하는 제 2 방향으로 상호 이격되어 배치되되,상기 게이트 전극들은 서로 전기적으로 연결되는 질화물 반도체 소자
|
8 |
8
제 7 항에 있어서,상기 제 2 질화물 반도체층은 리세스 영역들을 가지되,평면적 관점에서, 상기 리세스 영역들은 상기 게이트 전극들과 동일한 배열을 이루고, 상기 게이트 전극들은 상기 리세스 영역들 내에 제공되는 질화물 반도체 소자
|
9 |
9
제 7 항에 있어서,상기 드레인 및 소스 전극들은 상기 제 1 방향으로 연장되는 라인 형태를 가지고, 상기 게이트 전극들의 사이에 교대로 반복하여 배치되는 질화물 반도체 소자
|
10 |
10
제 9 항에 있어서,평면적 관점에서, 상기 상부 비아홀들은 상기 드레인 전극들을 따라 연장되는 라인 형태를 가지는 질화물 반도체 소자
|
11 |
11
제 9 항에 있어서,평면적 관점에서, 상기 관통 비아홀들은 상기 소스 전극들과 정렬되어 상기 제 1 방향으로 상호 이격되어 배치되는 질화물 반도체 소자
|
12 |
12
제 1 항에 있어서, 상기 절연 패턴의 상면을 덮으며 상기 상부 비아홀들의 내측벽을 따라 연장되어 상기 드레인 전극들과 접속되는 드레인 전극 패드; 및상기 기판의 하면을 덮으며 상기 관통 비아홀들의 내측벽을 따라 연장되어 상기 소스 전극들과 접속되는 소스 전극 패드를 더 포함하는 질화물 반도체 소자
|
13 |
13
제 1 항에 있어서,상기 제 1 질화물 반도체층과 상기 제 2 질화물 반도체층은 이종 접합 구조를 이루는 질화물 반도체 소자
|
14 |
14
제 1 항에 있어서,상기 드레인 및 소스 전극들은 상기 제 2 질화물 반도체층과 오믹 접합을 이루는 질화물 반도체 소자
|