1 |
1
기판, 상기 기판 상에 형성되며, 게이트 절연막에 의해 상기 기판과 절연되는 게이트 전극, 상기 게이트 전극 일측의 상기 기판 상에 형성된 소스층, 상기 게이트 전극 다른 일측의 상기 기판 상에 형성된 드레인층, 상기 게이트 전극과 상기 소스층 사이에 형성된 제 1 절연층, 상기 게이트 전극과 상기 드레인층 사이에 형성된 제 2 및 제 3 절연층, 상기 제 1 절연층 및 상기 소스층 하부의 상기 기판에 형성된 소스 접합, 상기 드레인층 하부의 상기 기판에 형성된 드레인 접합, 상기 제 2 절연층 하부의 상기 기판에 상기 드레인 접합보다 얕게 형성된 확장영역을 포함하는 것을 특징으로 하는 전계효과 트랜지스터
|
2 |
2
제 1 항에 있어서, 상기 기판은 벌크 실리콘 기판 또는 SOI 기판인 것을 특징으로 하는 전계효과 트랜지스터
|
3 |
3
제 1 항에 있어서, 상기 소스층 및 드레인층은 도핑된 폴리실리콘층으로 이루어진 것을 특징으로 하는 전계효과 트랜지스터
|
4 |
4
제 1 항에 있어서, 상기 제 1 절연층 및 제 3 절연층은 산화막이며, 상기 제 2 절연층은 고유전 절연막인 것을 특징으로 하는 전계효과 트랜지스터
|
5 |
5
제 4 항에 있어서, 상기 고유전 절연막은 Al2O3, ZrSixOy, HfSixOy, HfAlxOy, LaSixOy, ZrAlxOy, ZrNxOy, ZrO2 , HfO2, La2O3, Pr2O3, Ta2O5 또는 이들의 혼합물질로 이루어진 것을 특징으로 하는 전계효과 트랜지스터
|
6 |
6
기판 상에 도핑된 폴리실리콘 패턴을 형성하는 단계, 상기 폴리실리콘 패턴의 측벽에 제 1 절연막 스페이서를 형성하는 단계, 상기 폴리실리콘 패턴의 도핑된 불순물을 확산시켜 상기 폴리실리콘 패턴과 상기 제 1 절연막 스페이서 하부의 상기 기판에 소스 접합을 형성하는 단계, 전체 상부면에 게이트 절연막을 형성하는 단계, 상기 제 1 절연막 스페이서 측벽의 상기 게이트 절연막 상에 전도층 스페이서를 형성하는 단계, 상기 전도층 스페이서 측벽에 제 2 절연막 스페이서를 형성하는 단계, 상기 제 2 절연막 스페이서 측벽에 제 3 절연막 스페이서를 형성하는 단계, 상기 제 3 절연막 스페이서 하부 및 노출된 상기 기판에 드레인 확장영역을 형성하는 단계, 전체 상부면에 도핑된 폴리실리콘층을 형성한 후 평탄화하여 상기 전도층 스페이서로 이루어지는 게이트 전극, 상기 폴리실리콘 패턴으로 이루어지는 소스층 및 상기 폴리실리콘층으로 이루어지는 드레인층을 형성하는 단계, 상기 드레인층에 도핑된 불순물을 하부 확산시켜 상기 기판에 드레인 접합을 형성하는 단계를 포함하는 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법
|
7 |
7
제 6 항에 있어서, 상기 제 1 절연막 스페이서 및 제 3 절연막 스페이서는 산화막으로 형성하며, 상기 제 2 절연막 스페이서는 고유전율의 절연막으로 형성하는 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법
|
8 |
8
제 7 항에 있어서, 상기 고유전 절연막은 Al2O3, ZrSixOy, HfSixOy, HfAlxOy, LaSixOy, ZrAlxOy, ZrNxOy, ZrO2 , HfO2, La2O3, Pr2O3, Ta2O5 또는 이들의 혼합물질로 형성하는 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법
|
9 |
9
제 6 항에 있어서, 상기 드레인 확장영역은 이온 주입 공정으로 형성하는 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법
|
10 |
10
제 6 항에 있어서, 상기 드레인 접합을 상기 소스 접합보다 얕게 형성하는 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법
|
11 |
11
제 6 항에 있어서, 상기 기판에 드레인 접합을 형성하는 단계에서 불순물의 확산은 열처리 공정에 의해 확산되는 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법
|
12 |
11
제 6 항에 있어서, 상기 기판에 드레인 접합을 형성하는 단계에서 불순물의 확산은 열처리 공정에 의해 확산되는 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법
|