맞춤기술찾기

이전대상기술

리드-솔로몬 복호 장치 및 수정된 유클리드 알고리즘연산회로

  • 기술번호 : KST2015080575
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 디지털 멀티미디어 방송(DMB)용 리드-솔로몬 디코더(Reed-Solomon decoder)에 있어서, 특히 단일의 유클리드 알고리즘 연산 셀을 사용하여, 계산 회로의 규모를 줄이고 유클리드 연산셀의 회로 구성을 단순화 함으로써 저전력 동작에 효율적인 리드-솔로몬 복호 장치 및 수정된 유클리드 알고리즘 연산회로를 제공함에 있다.본 발명에 따른 수정된 유클리드 알고리즘 연산회로에 의한 방법은 R(x)와 Q(x)의 차수값을 각각 변수로 두어 다항식으로부터 직접 계산하지 않고 조건에 따라 계산이 되게 하여, 수정된 유클리드 알고리즘 멈춤 조건이 사라지는 대신 2*t번 루프를 반복하도록 하여 제어가 쉽도록 한다.디지털 멀티미디어 방송(DMB), 리드-솔로몬 복호 장치(Reed-Solomon decoder), 신드롬 계산 회로, 유클리드 알고리즘 계산 셀, 오류 위치 및 오류 값
Int. CL G06F 17/10 (2011.01) H03M 7/00 (2011.01)
CPC H03M 13/1515(2013.01) H03M 13/1515(2013.01) H03M 13/1515(2013.01) H03M 13/1515(2013.01)
출원번호/일자 1020050042911 (2005.05.23)
출원인 한국전자통신연구원
등록번호/일자 10-0747487-0000 (2007.08.02)
공개번호/일자 10-2006-0065452 (2006.06.14) 문서열기
공고번호/일자 (20070808) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보 대한민국  |   1020040104320   |   2004.12.10
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2005.05.23)
심사청구항수 4

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김진규 대한민국 대전 유성구
2 구본태 대한민국 대전 서구
3 엄낙웅 대한민국 대전 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신영무 대한민국 서울특별시 강남구 영동대로 ***(대치동) KT&G타워 *층(에스앤엘파트너스)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2005.05.23 수리 (Accepted) 1-1-2005-0268196-12
2 의견제출통지서
Notification of reason for refusal
2006.09.27 발송처리완료 (Completion of Transmission) 9-5-2006-0563203-12
3 의견서
Written Opinion
2006.11.27 수리 (Accepted) 1-1-2006-0871281-18
4 명세서등보정서
Amendment to Description, etc.
2006.11.27 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2006-0871326-74
5 정보제출서
Written Submission of Information
2007.01.16 수리 (Accepted) 1-1-2007-5005188-19
6 의견제출통지서
Notification of reason for refusal
2007.01.30 발송처리완료 (Completion of Transmission) 9-5-2007-0058817-68
7 의견서
Written Opinion
2007.03.29 수리 (Accepted) 1-1-2007-0247411-77
8 명세서등보정서
Amendment to Description, etc.
2007.03.29 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2007-0247374-75
9 정보제공에대한처리결과통지서
Notice of Processing Result for Information Provision
2007.07.31 발송처리완료 (Completion of Transmission) 9-5-2007-0420378-63
10 등록결정서
Decision to grant
2007.07.31 발송처리완료 (Completion of Transmission) 9-5-2007-0420379-19
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
신드롬 다항식(S(x))을 이용하여 오류평가 다항식(ω(x)) 및 오류 위치 다항식(σ(x))을 구하기 위한 유클리드 알고리즘 연산 회로에 있어서,다항식 Ri(x), Qi(x), Ui(x) 및 Vi(x)(여기서, 0≤i≤2t, t는 오류정정가능한 블록수임)의 계수를 각각 저장하기 위한 4개의 레지스터로서, R0(x)= x2t, Q0(x) = S(x), U0(x) =0 및 V0(x) = 1로 각각 초기화되는 4개의 레지스터;상기 다항식 Ri(x)의 차수(R_degi) 및 다항식 Qi(x)의 차수(Q_degi)를 각각 저장하기 위한 2개의 메모리 유니트로서, R_deg0= 2*t 및 Q_deg0= 2*t-1로 각각 초기화되는 메모리 유니트;제 1,2 제어 신호에 따라 Ri+1(x), Qi+1(x), Ui+1(x) 및 Vi+1(x)의 계수 및 상기 Ri+1(x) 및 Qi+1(x)의 차수(R_degi+1 및 Q_degi+1)를 각각 계산하고 그 결과를 대응하는 상기 레지스터 및 메모리 유니트에 각각 저장하는 동작을 2*t번 반복 수행하기 위한 하나의 유클리드 연산 셀; 및상기 2개의 메모리 유니트에 저장된 차수들(R_degi, Q_degi)과 t값 사이의 비교 연산 및 상기 차수들간의 비교 연산을 수행하여 중지 신호에 해당하는 상기 제 1 제어 신호와 상기 다항식 Ri(x), Qi(x)의 σi에 해당하는 상기 제 2 제어 신호를 생성하고, 상기 유클리드 연산 셀의 동작의 2*t번 반복 수행된 후에 상기 다항식 R(x)를 오류평가 다항식(ω(x))으로 출력하며, 상기 다항식 U(x)를 오류위치 다항식(σ(x))으로 출력하기 위한 제어부를 포함하며,상기 유클리드 연산 셀은,상기 각 레지스터에 저장된 값을 서로 교환하는 레지스터 교환부, 상기 다항식의 차수를 올려주는 시프트 연산부, 유한체내에서의 곱셈을 수행하는 유한체 곱셈부, 유한체내에서의 덧셈을 수행하는 유한체 덧셈부, 차수값을 1만큼 감소시키는 뺄셈 연산부를 포함하며,상기 제 2 제어 신호값이 1인 경우에 상기 레지스터 교환부를 통해 상기 레지스터에 저장된 Ri(x)와 Qi(x)의 교환 및 Ui(x)와 Vi(x)의 교환과, 상기 메모리 유니트에 저장된 R_degi와 Q_degi 의 교환을 수행하고,상기 제 1 제어 신호값이 0이고 상기 Qi(x)의 최고차항 계수를 나타내는 bi이 0이 아닌 경우에 상기 유한체 곱셈부, 유한체 덧셈부 및 시프트 연산부를 통해 상기 Ri(x)의 최고차항 계수를 나타내는 ai, bi, Ri(x), Qi(x), Ui(x), Vi(x)에 대하여 유한체 곱셈, 유한체 덧셈 및 시프트 연산을 수행하여 Ri+1(x)와 Ui+1(x)를 계산하고, 상기 뺄셈 연산부를 통해 R_degi+1 = R_degi - 1로 설정하며,상기 제 1 제어 신호값이 0이고 상기 Qi(x)의 최고차항 계수를 나타내는 bi이 0인 경우에 상기 시프트 연산부를 통해 상기 Qi(x) 및 Vi(x)에 대한 시프트 연산을 수행하여 Qi+1(x)와 Vi+1(x)를 계산하고, 상기 뺄셈 연산부를 통해 Q_degi+1 = Q_degi - 1로 설정하는 것을 특징으로 하는 유클리드 알고리즘 연산 회로
2 2
삭제
3 3
제 1항에 있어서, 상기 제어부는,상기 Ri(x)의 차수값(R_degi) 및 Qi(x)의 차수값(Q_degi)의 값이 t보다 작은지를 판단하고 작다면 상기 제 1 제어 신호를 1로 설정하며, 상기 제 1 제어 신호값이 0이고 R_degi이 Q_degi보다 크거나 같은 경우와, 상기 제 1 제어 신호값이 1이고 R_degi이 Q_degi보다 작은 경우에는 상기 제 2 제어 신호를 1로 설정하는 것을 특징으로 하는 유클리드 알고리즘 연산 회로
4 4
삭제
5 5
삭제
6 6
제 1항에 있어서,상기 다항식들의 최고차항 위치를 알려주기 위한 다항식 동기 신호를 저장하기 위한 다항식 동기 신호 레지스터를 더 포함하고, 상기 레지스터는 “000
7 7
제 1항에 있어서,상기 다항식 Ri(x), Qi(x), Ui(x) 및 Vi(x)의 계수를 각각 저장하기 위한 4개의 레지스터 각각은 총 2t+1개의 계수를 저장하고, 각각의 계수는 m(유한체내에서의 심볼 비트수를 나타냄)개의 비트로 이루어지는 유클리드 알고리즘 연산 회로
8 8
삭제
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.