맞춤기술찾기

이전대상기술

티형 또는 감마형 게이트 전극의 제조방법

  • 기술번호 : KST2015080996
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 서로 다른 감도를 가지는 다층의 감광막을 이용한 리소그라피 공정과 절연막 증착 및 식각 공정을 통한 미세한 티형 또는 감마형 게이트 전극을 제작하는 제조방법을 제공한다. 본 발명에 따른 티형 또는 감마형 게이트 전극 형성방법은 반도체 기판 상에 제 1 절연막을 증착하는 제 1 단계; 상기 제 1 절연막상에 서로 다른 감도를 가지는 적어도 2 개이상의 감광막을 코팅하고, 상기 적어도 2 개 이상의 감광막이 서로 상이한 크기의 개구부를 가지도록 패터닝하는 제 2 단계; 상기 감광막들을 식각마스크로 이용하면서 상기 제 1 절연막을 식각하여 상기 기판측 부분이 상부보다 더 좁은 계단형 홀을 형성하고, 상기 감광막들을 제거하는 제 3 단계;상기 제 1 절연막 상에 감광막을 형성한 후, 상기 감광막이 티형 또는 감마형 게이트 머리패턴을 가지도록 개구부를 형성하는 제 4 단계; 상기 게이트 패턴에 게이트 리쎄스 공정을 수행하는 제 5 단계; 및 상기 게이트 패턴에 게이트 금속을 증착하고, 상기 감광막들을 제거하는 제 6 단계;를 포함하는 것을 특징으로 한다.절연막, 감광막, 감도, 식각선택비, 티형 게이트, 감마형 게이트
Int. CL H01L 21/336 (2006.01)
CPC H01L 21/28114(2013.01) H01L 21/28114(2013.01) H01L 21/28114(2013.01) H01L 21/28114(2013.01)
출원번호/일자 1020050114565 (2005.11.29)
출원인 한국전자통신연구원
등록번호/일자 10-0647459-0000 (2006.11.13)
공개번호/일자
공고번호/일자 (20061123) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2005.11.29)
심사청구항수 12

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 안호균 대한민국 대전 유성구
2 임종원 대한민국 대전 유성구
3 문재경 대한민국 대전 유성구
4 장우진 대한민국 대전 서구
5 지홍구 대한민국 대전 유성구
6 김해천 대한민국 대전 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신영무 대한민국 서울특별시 강남구 영동대로 ***(대치동) KT&G타워 *층(에스앤엘파트너스)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2005.11.29 수리 (Accepted) 1-1-2005-0692625-87
2 선행기술조사의뢰서
Request for Prior Art Search
2006.10.12 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2006.11.08 수리 (Accepted) 9-1-2006-0070574-12
4 등록결정서
Decision to grant
2006.11.09 발송처리완료 (Completion of Transmission) 9-5-2006-0661041-99
5 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
6 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
반도체 기판 상에 제 1 절연막을 증착하는 제 1 단계;상기 제 1 절연막상에 서로 다른 감도를 가지는 적어도 2 개이상의 감광막을 코팅하고, 상기 적어도 2 개 이상의 감광막이 서로 상이한 크기의 개구부를 가지도록 패터닝하는 제 2 단계;상기 감광막들을 식각마스크로 이용하면서 상기 제 1 절연막을 식각하여 상기 기판측 부분이 상부보다 더 좁은 계단형홀을 형성하고, 상기 감광막들을 제거하는 제 3 단계;상기 제 1 절연막 상에 감광막을 형성한 후, 상기 감광막이 티형 또는 감마형 게이트 머리패턴을 가지도록 개구부를 형성하는 제 4 단계; 상기 게이트 패턴에 게이트 리쎄스 공정을 수행하는 제 5 단계; 및상기 게이트 패턴에 게이트 금속을 증착하고, 상기 감광막들을 제거하는 제 6 단계;를 포함하는 티형 또는 감마형 게이트 전극 형성방법
2 2
제 1 항에 있어서,상기 제 1 절연막의 두께를 조절함으로써, 상기 게이트 다리의 높이를 조절하는 것을 특징으로 하는 티형 또는 감마형 게이트 전극 형성방법
3 3
제 1 항에 있어서, 상기 제 1 절연막은 적어도 한 층 이상인 것을 특징으로 하는 티형 또는 감마형 게이트 전극 형성방법
4 4
제 1 항에 있어서,상기 제 2 단계에서 코팅되는 감광막은 제 1 및 제 2 감광막을 포함하고, 상기 제 1 절연막에 접한 상기 제 1 감광막은 PMMA 또는 ZEP이고, 상기 제 1 감광막에서 접한 상기 제 2 감광막은 MMA-MAA 또는 PMGI인 것을 특징으로 하는 티형 또는 감마형 게이트 전극 형성방법
5 5
제 4 항에 있어서, 상기 제 1 감광막과 상기 제 2 감광막의 개구부의 비율은 1:1
6 6
제 4 항에 있어서,상기 계단형 홀의 하부 폭은 상기 제 1 감광막의 개구부와 동일하고 , 상기 홀의 상부폭은 상기 제 2 감광막의 개구부와 동일한 것을 특징으로 하는 티형 또는 감마형 게이트 전극 형성방법
7 7
제 1 항에 있어서,상기 제 2 단계에서 코팅되는 감광막은 제 1 및 제 2 감광막을 포함하고, 상기 제 1 절연막에 접한 상기 제 1 감광막은 MMA-MAA 또는 PMGI이고, 상기 제 1 감광막에서 접한 상기 제 2 감광막은 PMMA 또는 ZEP인 것을 특징으로 하는 티형 또는 감마형 게이트 전극 형성방법
8 8
제 7 항에 있어서,상기 제 1 감광막과 상기 제 2 감광막의 개구부의 비율은 1:0
9 9
제 7 항에 있어서,상기 계단형 홀의 하부 폭은 상기 제 2 감광막의 개구부와 동일하고 , 상기 홀의 상부폭은 상기 제 1 감광막의 개구부와 동일한 것을 특징으로 하는 티형 또는 감마형 게이트 전극 형성방법
10 10
제 1 항에 있어서, 제 4 단계에서의 감광막은,적어도 하나의 막으로 형성되어, 일자형 게이트 머리패턴을 형성하는 것을 특징으로 하는 티형 또는 감마형 게이트 전극 형성방법
11 11
제 1 항에 있어서, 제 4 단계에서의 감광막은,적어도 두 개 이상의 막으로 형성되고, 하층의 감광막의 개구부가 상층의 감광막의 개구부보다 작게 형성되어, 상부의 폭이 넓고 하부의 폭이 좁은 티형 또는 감마형 게이트 머리패턴을 형성하는 것을 특징으로 하는 티형 또는 감마형 게이트 전극 형성방법
12 12
제 1 항에 있어서, 제 3 단계 후,상기 제 1 절연막 상에 제 2 절연막을 증착하고, 상기 반도체 기판의 일부를 노출시키면서 상기 계단형 홀의 벽면에 상기 제 2 절연막이 잔류되도록 되식각하는 단계를 더 포함하는 것을 특징으로 하는 티형 또는 감마형 게이트 전극 형성방법
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
패밀리 정보가 없습니다

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 CN100446185 CN 중국 DOCDBFAMILY
2 CN101005019 CN 중국 DOCDBFAMILY
국가 R&D 정보가 없습니다.