1 |
1
반도체 기판 상에 제 1 절연막을 증착하는 제 1 단계;상기 제 1 절연막상에 서로 다른 감도를 가지는 적어도 2 개이상의 감광막을 코팅하고, 상기 적어도 2 개 이상의 감광막이 서로 상이한 크기의 개구부를 가지도록 패터닝하는 제 2 단계;상기 감광막들을 식각마스크로 이용하면서 상기 제 1 절연막을 식각하여 상기 기판측 부분이 상부보다 더 좁은 계단형홀을 형성하고, 상기 감광막들을 제거하는 제 3 단계;상기 제 1 절연막 상에 감광막을 형성한 후, 상기 감광막이 티형 또는 감마형 게이트 머리패턴을 가지도록 개구부를 형성하는 제 4 단계; 상기 게이트 패턴에 게이트 리쎄스 공정을 수행하는 제 5 단계; 및상기 게이트 패턴에 게이트 금속을 증착하고, 상기 감광막들을 제거하는 제 6 단계;를 포함하는 티형 또는 감마형 게이트 전극 형성방법
|
2 |
2
제 1 항에 있어서,상기 제 1 절연막의 두께를 조절함으로써, 상기 게이트 다리의 높이를 조절하는 것을 특징으로 하는 티형 또는 감마형 게이트 전극 형성방법
|
3 |
3
제 1 항에 있어서, 상기 제 1 절연막은 적어도 한 층 이상인 것을 특징으로 하는 티형 또는 감마형 게이트 전극 형성방법
|
4 |
4
제 1 항에 있어서,상기 제 2 단계에서 코팅되는 감광막은 제 1 및 제 2 감광막을 포함하고, 상기 제 1 절연막에 접한 상기 제 1 감광막은 PMMA 또는 ZEP이고, 상기 제 1 감광막에서 접한 상기 제 2 감광막은 MMA-MAA 또는 PMGI인 것을 특징으로 하는 티형 또는 감마형 게이트 전극 형성방법
|
5 |
5
제 4 항에 있어서, 상기 제 1 감광막과 상기 제 2 감광막의 개구부의 비율은 1:1
|
6 |
6
제 4 항에 있어서,상기 계단형 홀의 하부 폭은 상기 제 1 감광막의 개구부와 동일하고 , 상기 홀의 상부폭은 상기 제 2 감광막의 개구부와 동일한 것을 특징으로 하는 티형 또는 감마형 게이트 전극 형성방법
|
7 |
7
제 1 항에 있어서,상기 제 2 단계에서 코팅되는 감광막은 제 1 및 제 2 감광막을 포함하고, 상기 제 1 절연막에 접한 상기 제 1 감광막은 MMA-MAA 또는 PMGI이고, 상기 제 1 감광막에서 접한 상기 제 2 감광막은 PMMA 또는 ZEP인 것을 특징으로 하는 티형 또는 감마형 게이트 전극 형성방법
|
8 |
8
제 7 항에 있어서,상기 제 1 감광막과 상기 제 2 감광막의 개구부의 비율은 1:0
|
9 |
9
제 7 항에 있어서,상기 계단형 홀의 하부 폭은 상기 제 2 감광막의 개구부와 동일하고 , 상기 홀의 상부폭은 상기 제 1 감광막의 개구부와 동일한 것을 특징으로 하는 티형 또는 감마형 게이트 전극 형성방법
|
10 |
10
제 1 항에 있어서, 제 4 단계에서의 감광막은,적어도 하나의 막으로 형성되어, 일자형 게이트 머리패턴을 형성하는 것을 특징으로 하는 티형 또는 감마형 게이트 전극 형성방법
|
11 |
11
제 1 항에 있어서, 제 4 단계에서의 감광막은,적어도 두 개 이상의 막으로 형성되고, 하층의 감광막의 개구부가 상층의 감광막의 개구부보다 작게 형성되어, 상부의 폭이 넓고 하부의 폭이 좁은 티형 또는 감마형 게이트 머리패턴을 형성하는 것을 특징으로 하는 티형 또는 감마형 게이트 전극 형성방법
|
12 |
12
제 1 항에 있어서, 제 3 단계 후,상기 제 1 절연막 상에 제 2 절연막을 증착하고, 상기 반도체 기판의 일부를 노출시키면서 상기 계단형 홀의 벽면에 상기 제 2 절연막이 잔류되도록 되식각하는 단계를 더 포함하는 것을 특징으로 하는 티형 또는 감마형 게이트 전극 형성방법
|