| 1 |
1
기판과, 상기 기판 위에 직렬로 연결된 제 1 및 제 2 박막 트랜지스터와, 상기 제 2 박막 트랜지스터의 드레인 전극 위에 위치하는 전계 에미터와, 상기 전계 에미터의 주위를 둘러싸는 게이트 구멍을 구비한 게이트 절연막과, 상기 게이트 절연막 위에 형성된 전계 방출 게이트 전극를 구비하는 캐소드 판; 및기판과, 상기 기판 위에 위치하는 빨강, 녹색, 파랑색의 형광체를 구비하며, 상기 캐소드 판과 서로 마주하면서 평행하게 진공 패키징되는 아노드 판을 포함하는 전계 방출 디스플레이
|
| 2 |
2
제 1 항에 있어서,상기 제 1 박막 트랜지스터와 상기 제 2 박막 트랜지스터의 소스 및 드레인 전극은 서로 직렬로 연결되어 있으며, 상기 제 1 박막 트랜지스터와 상기 제 2 박막 트랜지스터의 게이트 전극은 공통 또는 개별적으로 위치하는 것을 특징으로 하는 전계 방출 디스플레이
|
| 3 |
3
제 1 항에 있어서,상기 제 2 박막 트랜지스터는, 25V 이상의 드레인 전압에도 견딜 수 있는 고전압 트랜지스터를 포함하는 것을 특징으로 하는 전계 방출 디스플레이
|
| 4 |
4
제 3 항에 있어서,상기 제 2 박막 트랜지스터는 게이트와 드레인이 서로 수직적으로 중첩되지 않는 오프셋 길이를 구비하는 것을 특징으로 하는 전계 방출 디스플레이
|
| 5 |
5
제 1 항에 있어서,상기 제 1 박막 트랜지스터와 상기 제 2 박막 트랜지스터의 활성층은 비정질 실리콘, 마이크로 결정 실리콘, 다결정 실리콘, ZnO와 같은 넓은 밴드갭을 갖는 반도체, 및 유기 반도체를 포함하는 그룹에서 선택된 적어도 하나로 이루어지는 것을 특징으로 하는 전계 방출 디스플레이
|
| 6 |
6
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,상기 캐소드 판의 각 픽셀이 하나의 제 1 박막 트랜지스터와 복수의 제 2 박막 트랜지스터를 구비하는 것을 특징으로 하는 전계 방출 디스플레이
|
| 7 |
7
제 6 항에 있어서,상기 복수의 제 2 박막 트랜지스터는 각각 별도의 전계 에미터에 연결되는 것을 특징으로 하는 전계 방출 디스플레이
|
| 8 |
8
제 7 항에 있어서,상기 제 2 박막 트랜지스터와 연결되는 각 전계 에미터는 공통 또는 별개의 전계 방출 게이트 전극에 대응하여 위치하는 것을 특징으로 하는 전계 방출 디스플레이
|
| 9 |
9
제 1 항에 있어서,상기 전계 에미터는 다이아몬드, 다이아몬드상 카본, 카본 나노튜브, 카본 나노파이버를 포함하는 그룹에서 선택된 적어도 하나의 카본 물질로 이루어진 것을 특징으로 하는 전계 방출 디스플레이
|
| 10 |
10
제 9 항에 있어서,상기 카본 전계 에미터는 화학적 기상 증착법에 의한 직접 성장 또는 분말을 이용한 페이스트 방법으로 형성되는 것을 특징으로 하는 전계 방출 디스플레이
|
| 11 |
11
제 1 항에 있어서,상기 게이트 절연막의 두께는 상기 전계 에미터의 두께의 1배 이상, 100배 이하인 것을 특징으로 하는 전계 방출 디스플레이
|
| 12 |
12
제 1 항에 있어서,상기 게이트 구멍을 구비한 상기 게이트 절연막 및 상기 전계 방출 게이트 전극은 상기 캐소드 판과 별도의 기판에 제작되며 상기 캐소드 판 및 상기 아노드 판과 함께 진공 패키징되는 것을 특징으로 하는 전계 방출 디스플레이
|
| 13 |
13
제 1 항에 있어서,디스플레이 구동을 위한 스캔 및 데이터 신호를 각각 상기 제 1 박막 트랜지스터의 게이트 및 소스 전극으로 어드레싱하고, 상기 전계 방출 게이트 전극에 전압을 인가하여 상기 전계 에미터로부터 전자 방출을 유도함과 동시에 상기 아노드 판에 고전압을 인가하여 방출된 전자를 고 에너지로 가속시켜 화상을 표시하는 것을 특징으로 하는 전계 방출 디스플레이
|
| 14 |
14
제 13 항에 있어서,상기 디스플레이의 계조 표현은 상기 데이터 신호의 펄스 진폭 또는 펄스 폭을 변화시켜 얻는 것을 특징으로 하는 전계 방출 디스플레이
|
