1 |
1
제1 도전형 반도체 기판;상기 기판 상에 위치하며, 채널 형성을 위한 제2 도전형 불순물을 포함한 반도체층;상기 반도체층 상에 소정 간격을 두고 서로 떨어져서 위치하며, 상기 반도체층의 불순물 농도보다 높은 불순물 농도의 상기 제2 도전형 불순물을 포함한 소스/드레인 영역;상기 반도체층 내의 상기 소스/드레인 영역 사이에 위치하며, 상기 반도체층보다 높은 불순물 농도의 상기 제1 도전형 불순물을 포함하고, 상기 채널의 수평 방향의 공핍을 조절하는 측면 게이트; 및상기 반도체층 상부에 위치하며, 상기 반도체층보다 높은 불순물 농도의 상기 제1 도전형 불순물을 포함하고, 상기 채널의 수직 방향의 공핍을 조절하는 상부 게이트를 포함하는 수평형 접합전계효과 트랜지스터
|
2 |
2
제 1 항에 있어서, 상기 측면 게이트의 하부면은 상기 반도체 기판까지 연장되는 것을 특징으로 하는 수평형 접합전계효과 트랜지스터
|
3 |
3
제 1 항에 있어서, 상기 측면 게이트의 하부면은 상기 반도체 기판의 상부에 위치하며, 오프상태에서 상기 측면 게이트 하부의 상기 채널을 공핍시키는 것을 특징으로 하는 수평형 접합전계효과 트랜지스터
|
4 |
4
제 1 항에 있어서, 상기 측면 게이트의 폭은 상기 상부 게이트의 폭보다 작은 것을 특징으로 하는 수평형 접합전계효과 트랜지스터
|
5 |
5
제 1 항에 있어서, 상기 측면 게이트의 폭은 상기 상부 게이트의 폭과 같거나 큰 것을 특징으로 하는 수평형 접합전계효과 트랜지스터
|
6 |
6
제 1 항에 있어서, 상기 채널의 폭은 상기 반도체층 표면으로부터 상기 반도체 기판 측으로 갈수록 넓어지는 것을 특징으로 하는 수평형 접합전계효과 트랜지스터
|
7 |
7
제 6 항에 있어서, 상기 측면 게이트의 폭은 상기 반도체층 표면으로부터 상기 반도체 기판 측으로 갈수록 좁아지는 것을 특징으로 하는 수평형 접합전계효과 트랜지스터
|
8 |
8
제1 도전형 반도체 기판;상기 기판 상에 위치하며, 채널 형성을 위한 제2 도전형 불순물을 포함한 반도체층;상기 반도체층 내에 소정 간격을 두고 서로 떨어져서 위치하며, 상기 반도체층의 불순물 농도보다도 높은 불순물 농도의 상기 제2 도전형 불순물을 포함한 소스/드레인 영역;상기 반도체층 내의 상기 소스/드레인 영역 사이에 위치하는 트랜치;상기 트랜치의 측면에 위치하며, 상기 반도체층보다 높은 불순물 농도의 상기 제1 도전형 불순물을 포함하고, 상기 채널의 수평 방향의 공핍을 조절하는 측면 게이트; 및상기 반도체층 상부에 위치하며, 상기 반도체층보다 높은 불순물 농도의 상기 제1 도전형 불순물을 포함하고, 상기 채널의 수직 방향의 공핍을 조절하는 상부 게이트를 포함하는 수평형 접합전계효과 트랜지스터
|
9 |
9
제 8 항에 있어서, 상기 트랜치 하부면은 상기 기판까지 연장되는 것을 특징으로 하는 수평형 접합전계효과 트랜지스터
|
10 |
10
제 8 항에 있어서, 상기 트랜치 하부면은 상기 기판 상부에 위치하며, 오프상태에서 상기 측면 게이트 하부의 상기 채널을 공핍시키는 것을 특징으로 하는 수평형 접합전계효과 트랜지스터
|
11 |
11
제 8 항에 있어서, 상기 트랜치의 폭은 상기 상부 게이트의 폭보다 작은 것을 특징으로 하는 수평형 접합전계효과 트랜지스터
|
12 |
12
제 8 항에 있어서, 상기 트랜치의 폭은 상기 상부 게이트의 폭과 같거나 큰 것을 특징으로 하는 수평형 접합전계효과 트랜지스터
|
13 |
13
제 8 항에 있어서, 상기 채널의 폭은 반도체 표면으로부터 상기 반도체 기판 측으로 갈수록 넓어지는 것을 특징으로 하는 수평형 접합전계효과 트랜지스터
|
14 |
14
제 13 항에 있어서, 상기 트랜치의 폭은 상기 반도체 표면으로부터 상기 반도체 기판 측으로 갈수록 좁아지는 것을 특징으로 하는 수평형 접합전계효과 트랜지스터
|
15 |
15
제 8 항에 있어서, 상기 트랜치는 절연막 또는 전도성 물질로 채워지는 것을 특징으로 하는 수평형 접합전계효과 트랜지스터
|