1 |
1
파워 게이팅 회로부;상기 파워 게이팅 회로부의 출력에 응답하여 동작하는 일반 회로부; 및상기 파워 게이팅 회로부의 출력노드와 상기 일반 회로부의 입력노드 사이에 연결되어 상기 파워 게이팅 회로부의 대기모드에서 상기 출력노드가 플로팅될 때 상기 입력노드를 상기 파워 게이팅 회로부의 마지막 동작모드 출력값으로 유지시키는 출력 유지 수단을 포함하는 반도체 집적회로 장치
|
2 |
2
제 1 항에 있어서, 상기 파워 게이팅 회로부는,복수 개의 제1 트랜지스터로 이루어진 논리회로부; 및접지전압을 상기 논리회로부의 가상접지전압원 라인으로 전달하는 스위칭부를 포함하는 반도체 집적회로 장치
|
3 |
3
제 2 항에 있어서, 상기 스위칭부는 상기 논리회로부를 구성하는 제1 트랜지스터의 문턱전압과 동일하거나 높은 문턱전압을 갖는 제2 트랜지스터로 이루어진 반도체 집적회로 장치
|
4 |
4
제 3 항에 있어서, 상기 스위칭부는 제1 제어신호에 의해 제어되어 상기 파워 게이팅 회로부의 동작 모드에서 동작되고, 상기 파워 게이팅 회로부의 대기모드에서 비동작되는 반도체 집적회로 장치
|
5 |
5
제 4 항에 있어서, 상기 출력 유지 수단은 상기 파워 게이팅 회로부의 마지막 동작모드 출력값이 논리 로우인 경우에만 상기 입력노드를 논리 로우로 유지시키는 래치를 포함하는 반도체 집적회로 장치
|
6 |
6
제 4 항에 있어서, 상기 출력 유지 수단은,제2 제어신호에 응답하여 상기 파워 게이팅 회로부의 마지막 동작모드 출력값이 논리 로우인 경우 상기 파워 게이팅 회로부의 대기모드에서 비동작되는 전송 게이트; 및상기 입력노드가 논리 로우인 경우에만 상기 입력노드를 논리 로우로 유지시키는 래치부를 포함하는 반도체 집적회로 장치
|
7 |
7
제 6 항에 있어서, 상기 래치부는, 상기 입력노드의 신호를 입력받는 인버터; 및상기 인버터의 출력에 게이팅되어 상기 입력노드와 접지전압원을 연결하는 풀-다운 트랜지스터를 포함하는 반도체 집적회로 장치
|
8 |
8
제 7 항에 있어서, 상기 전송 게이트는, 상기 출력노드와 상기 입력노드 사이에 소스-드레인 경로가 접속되고 게이트단으로 상기 제어신호를 인가받는 제3 트랜지스터; 및 상기 출력노드와 상기 입력노드 사이에 소스-드레인 경로가 접속되고 게이트단으로 상기 인버터의 출력신호를 인가받는 제4 트랜지스터를 포함하는 반도체 집적회로 장치
|
9 |
9
제 8 항에 있어서, 상기 대기모드에서 상기 동작모드로의 전환시 상기 제1 제어신호가 활성화되고 일정 시간 후에 상기 제2 제어신호가 활성화되는 반도체 집적회로 장치
|
10 |
10
제 9 항에 있어서, 상기 제3 트랜지스터는 상기 풀-다운 트랜지스터보다 큰 크기를 갖는 반도체 집적회로 장치
|
11 |
11
제 2 항에 있어서, 상기 출력 유지 수단을 구성하는 트랜지스터들은 상기 논리회로부를 구성하는 제1 트랜지스터에 비해 높은 문턱전압을 갖는 반도체 집적회로 장치
|
12 |
12
제 1 항에 있어서, 상기 파워 게이팅 회로부는,복수 개의 제1 트랜지스터로 이루어진 논리회로부; 및전원전압을 상기 논리회로부의 가상전원전압원 라인으로 전달하는 스위칭부를 포함하는 반도체 집적회로 장치
|
13 |
13
제 12 항에 있어서, 상기 스위칭부는 상기 논리회로부를 구성하는 제1 트랜지스터의 문턱전압과 동일하거나 높은 문턱전압을 갖는 제2 트랜지스터로 이루어진 반도체 집적회로 장치
|
14 |
14
제 13 항에 있어서, 상기 스위칭부는 제1 제어신호에 의해 제어되어 상기 파워 게이팅 회로부의 동작 모드에서 동작되고, 상기 파워 게이팅 회로부의 대기모드에서 비동작되는 반도체 집적회로 장치
|
15 |
15
제 14 항에 있어서, 상기 출력 유지 수단은 상기 파워 게이팅 회로부의 마지막 동작모드 출력값이 논리 하이인 경우에만 상기 입력노드를 논리 하이로 유지시키는 래치를 포함하는 반도체 집적회로 장치
|
16 |
16
제 14 항에 있어서, 상기 출력 유지 수단은,제2 제어신호에 응답하여 상기 파워 게이팅 회로부의 마지막 동작모드 출력값이 논리 하이인 경우 상기 파워 게이팅 회로부의 대기모드에서 비동작되는 전송 게이트; 및상기 입력노드가 논리 하이인 경우에만 상기 입력노드를 논리 하이로 유지시키는 래치부를 포함하는 반도체 집적회로 장치
|
17 |
17
제 16 항에 있어서, 상기 래치부는, 상기 입력노드의 신호를 입력받는 인버터; 및상기 인버터의 출력에 게이팅되어 상기 입력노드와 전원전압원이 소스-드레인 경로가 접속된 풀-업 트랜지스터를 포함하는 반도체 집적회로 장치
|
18 |
18
제 17 항에 있어서, 상기 전송 게이트는, 상기 출력노드와 상기 입력노드 사이에 소스-드레인 경로가 접속되고 게이트단으로 상기 제2 제어신호를 인가받는 제3 트랜지스터; 및 상기 출력노드와 상기 입력노드 사이에 소스-드레인 경로가 접속되고 게이트단으로 상기 인버터의 출력신호를 인가받는 제4 트랜지스터를 포함하는 반도체 집적회로 장치
|
19 |
19
제 18 항에 있어서, 상기 대기모드에서 상기 동작모드로의 전환시 상기 제1 제어신호가 활성되고 일정 시간 후에 상기 제2 제어신호가 활성화되는 반도체 집적회로 장치
|
20 |
20
제 19 항에 있어서, 상기 제3 트랜지스터는 상기 풀-업 트랜지스터에 비해 큰 크기를 갖는 반도체 집적회로 장치
|
21 |
21
제 12 항에 있어서, 상기 출력 유지 수단을 구성하는 트랜지스터들은 상기 논리회로부를 구성하는 제1 트랜지스터보다 높은 문턱전압을 갖는 반도체 집적회로 장치
|