맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

다중 프로세서를 구비한 시스템 온 칩 시스템 내의프로세서간 통신 장치 및 방법

  • 기술번호 : KST2015083432
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 다중 프로세서를 구비하는 시스템 온 칩(SoC) 시스템 내의 프로세서간 통신 장치 및 방법에 관한 것이다. 본 발명에 따른 다중 프로세서를 구비한 시스템 온 칩 시스템 내의 프로세서간 통신 장치는, 데이터를 전송하고자 하는 출발지 프로세서에 할당되어 상기 출발지 프로세서로부터 전달되는 제어 정보를 저장하는 출발지 제어부와, 상기 데이터가 전송될 목적지 프로세서에 할당되어 상기 목적지 프로세서로부터 전달되는 제어 정보를 저장하는 목적지 제어부와, 상기 출발지 제어부 및 상기 목적지 제어부에 저장된 상기 제어 정보에 근거하여 상기 출발지 프로세서의 메모리로부터 상기 목적지 프로세서의 메모리로 상기 데이터를 전송하는 데이터 전송부와, 데이터 전송 준비가 완료됨을 상기 목적지 프로세서에 알려주고 데이터 전송이 완료됨을 상기 출발지 프로세서 및 상기 목적지 프로세서에게 알려주기 위한 인터럽트를 생성하는 인터럽트 생성부를 포함한다. 다중 프로세서를 구비한 시스템 온 칩(Multiple System on Chip: MPSoC), DMC(Direct Memory Access, IPC(Inter Processor Communication)
Int. CL G06F 13/14 (2006.01)
CPC G06F 13/4208(2013.01)G06F 13/4208(2013.01)
출원번호/일자 1020070121634 (2007.11.27)
출원인 한국전자통신연구원
등록번호/일자 10-0921504-0000 (2009.10.06)
공개번호/일자 10-2009-0054780 (2009.06.01) 문서열기
공고번호/일자 (20091013) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2007.11.27)
심사청구항수 16

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이후성 대한민국 대전 유성구
2 박성모 대한민국 대전 유성구
3 엄낙웅 대한민국 대전 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신영무 대한민국 서울특별시 강남구 영동대로 ***(대치동) KT&G타워 *층(에스앤엘파트너스)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 대한민국(산업통상자원부장관) 세종특별자치시 한누리대
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2007.11.27 수리 (Accepted) 1-1-2007-0854024-82
2 선행기술조사의뢰서
Request for Prior Art Search		 2008.08.07 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2008.09.11 수리 (Accepted) 9-1-2008-0054339-04
4 의견제출통지서
Notification of reason for refusal		 2009.06.25 발송처리완료 (Completion of Transmission) 9-5-2009-0268686-67
5 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2009.07.14 수리 (Accepted) 1-1-2009-0426329-09
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2009.07.14 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2009-0426343-38
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
8 등록결정서
Decision to grant		 2009.09.24 발송처리완료 (Completion of Transmission) 9-5-2009-0396336-16
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
다중 프로세서를 구비한 시스템 온 칩 시스템 내의 프로세서간 통신 장치에 있어서, 상기 장치는, 데이터를 전송하고자 하는 출발지 프로세서에 할당되어 상기 출발지 프로세서로부터 전달되는 제어 정보를 저장하는 출발지 제어부와, 상기 데이터가 전송될 목적지 프로세서에 할당되어 상기 목적지 프로세서로부터 전달되는 제어 정보를 저장하는 목적지 제어부와, 상기 출발지 제어부 및 상기 목적지 제어부에 저장된 상기 제어 정보에 근거하여 상기 출발지 프로세서의 메모리로부터 상기 목적지 프로세서의 메모리로 상기 데이터를 전송하는 데이터 전송부와, 데이터 전송 준비가 완료됨을 상기 목적지 프로세서에 알려주고 데이터 전송이 완료됨을 상기 출발지 프로세서 및 상기 목적지 프로세서에게 알려주기 위한 인터럽트를 생성하는 인터럽트 생성부 를 포함하는 다중 프로세서를 구비한 시스템 온 칩 시스템 내의 프로세서간 통신 장치
2 2
제1항에 있어서, 상기 출발지 프로세서로부터 전달되는 제어 정보는 출발지 프로세서 번호, 상기 출발지 프로세서로부터 전송될 데이터의 주소 및 크기를 포함하는 다중 프로세서를 구비한 시스템 온 칩 시스템 내의 프로세서간 통신 장치
3 3
제1항에 있어서, 상기 목적지 프로세서로부터 전달되는 제어 정보는 상기 데이터가 저장될 목적지 주소를 포함하는 다중 프로세서를 구비한 시스템 온 칩 시스템 내의 프로세서간 통신 장치
4 4
제1항에 있어서, 상기 출발지 프로세서 및 상기 목적지 프로세서로부터 각각의 제어 정보를 수신하도록 상기 프로세서들에 결합되는 슬레이브 버스 연결부를 더 포함하는 다중 프로세서를 구비한 시스템 온 칩 시스템 내의 프로세서간 통신 장치
5 5
제1항에 있어서, 상기 출발지 프로세서에서 상기 목적지 프로세서로 데이터 전송이 가능하도록 상기 출발지 프로세서의 로컬 버스와 상기 목적지 프로세서의 로컬 버스를 연결하기 위한 마스터 버스 연결부를 더 포함하는 다중 프로세서를 구비한 시스템 온 칩 시스템 내의 프로세서간 통신 장치
6 6
제1항에 있어서, 상기 장치는 복수개 쌍의 출발지 제어부 및 목적지 제어부를 포함하고, 상기 데이터 전송부는 상기 복수개 쌍의 출발지 및 목적지 제어부에 연관되는 복수개의 통신 채널을 포함하는 다중 프로세서를 구비한 시스템 온 칩 시스템 내의 프로세서간 통신 장치
7 7
제1항에 있어서, 상기 출발지 제어부 및 상기 목적지 제어부는 하나의 프로세서에 의해 제어되는 동안에는 다른 프로세서의 제어를 허용하지 않는 다중 프로세서를 구비한 시스템 온 칩 시스템 내의 프로세서간 통신 장치
8 8
제1항에 있어서, 상기 출발지 제어부 및 목적지 제어부는 System V IPC 시스템 콜을 지원하기 위한 정보를 저장하는 저장부를 더 포함하는 다중 프로세서를 구비한 시스템 온 칩 시스템 내의 프로세서간 통신 장치
9 9
제1항에 있어서, 상기 출발지 제어부는 상기 출발지 프로세서로부터 전송될 데이터 크기가 일정 크기 이하일 경우에 상기 데이터를 저장하기 위한 저장소를 더 포함하는 다중 프로세서를 구비한 시스템 온 칩 시스템 내의 프로세서간 통신 장치
10 10
다중 프로세서를 구비한 시스템 온 칩 시스템 내의 프로세서간 통신 방법에 있어서, 상기 방법은, 데이터를 전송하고자 하는 출발지 프로세서와 데이터가 전송될 목적지 프로세서간에 프로세서간 통신 초기화를 수행하는 단계와, 상기 출발지 프로세서로부터 전송될 데이터의 출발지 주소 및 크기를 포함하는 제어 정보를 수신 및 저장하는 단계와, 데이터 전송 준비가 완료됨을 상기 목적지 프로세서에 인터럽트를 통해 알려주는 단계와, 상기 목적지 프로세서로부터 상기 데이터가 저장될 목적지 주소를 포함하는 제어 정보를 수신 및 저장하는 단계와, 상기 출발지 주소로부터 상기 목적지 주소로 상기 데이터를 복사하는 단계와, 상기 데이터 복사가 완료된 후에 상기 출발지 프로세서 및 상기 목적지 프로세서에게 상기 복사가 완료되었음을 인터럽트를 통해 알려주는 단계 를 포함하는 다중 프로세서를 구비한 시스템 온 칩 시스템 내의 프로세서간 통신 방법
11 11
제10항에 있어서, 상기 프로세서간 통신 초기화를 수행하는 단계는 하나 이상의 시스템 콜을 통해 이루어지며, 출발지 프로세서 및 목적지 프로세서간의 통신 채널을 설정하는 단계를 포함하는 다중 프로세서를 구비한 시스템 온 칩 시스템 내의 프로세서간 통신 방법
12 12
제10항에 있어서, 상기 출발지 프로세서는 데이터 송신 시스템 콜(Send_Data system call)을 호출함으로써 상기 제어 정보를 전달하는 다중 프로세서를 구비한 시스템 온 칩 시스템 내의 프로세서간 통신 방법
13 13
제10항에 있어서, 상기 목적지 프로세서는 데이터 수신 시스템 콜(Get_Data system call)을 호출함으로써 상기 제어 정보를 전달하는 다중 프로세서를 구비한 시스템 온 칩 시스템 내의 프로세서간 통신 방법
14 14
제11항 내지 제13항중 어느 하나의 항에 있어서, 상기 프로세서에 의해 호출되는 시스템 콜은 System V IPC 시스템 콜인 다중 프로세서를 구비한 시스템 온 칩 시스템 내의 프로세서간 통신 방법
15 15
제12항에 있어서, 상기 출발지 프로세서가 상기 인터럽트를 통해 복사가 완료되었음을 인지하면 상기 데이터 송신 시스템 콜에서 복귀하는 다중 프로세서를 구비한 시스템 온 칩 시스템 내의 프로세서간 통신 방법
16 16
제13항에 있어서, 상기 목적지 프로세서가 상기 인터럽트를 통해 복사가 완료되었음을 인지하면 상기 데이터 수신 시스템 콜에서 복귀하는 다중 프로세서를 구비한 시스템 온 칩 시스템 내의 프로세서간 통신 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 정보통신부 및 정보통신연구진흥원 한국전자통신연구원 IT성장동력기술개발 MPCore 플랫폼 기반 다중 포맷 멀티미디어 SoC