맞춤기술찾기

이전대상기술

재구성 가능한 산술연산기 및 이를 구비한 고효율 프로세서

  • 기술번호 : KST2015083639
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 재구성 가능한 산술연산기 및 이를 구비한 고효율 프로세서에 관한 것으로서, 특히 가산기를 공유함으로써 명령어(Instruction)에 따라 덧셈 연산 또는 곱셈 연산을 수행할 수 있는 재구성 가능한 산술연산기 및 이를 구비한 고효율 프로세서에 관한 것이다. 본 발명에 따른 재구성 가능한 산술연산기는 승수를 인코딩하는 부스 인코더; 상기 인코딩된 승수 및 피승수에 기반하여 복수의 부분곱을 생성하는 부분곱 생성기; 상기 복수의 부분곱을 제 1 부분합 및 제 2 부분합으로 압축하는 웰러스 트리 회로; 선택신호에 따라 상기 제 1 부분합 및 제 1 덧셈 입력 중 하나를 선택하여 출력하는 제 1 먹스; 상기 선택신호에 따라 상기 제 2 부분합 및 제 2 덧셈 입력 중 하나를 선택하여 출력하는 제 2 먹스; 및 상기 제 1 먹스의 출력 및 상기 제 2 먹스의 출력을 이용하여 덧셈 연산을 수행하고 연산 결과를 출력하는 캐리 전파 가산기로 구성된다. 본 발명은 명령어에 따라 가산기 또는 곱셈기로 동작할 수 있는 산술연산기를 제공함으로써, 프로세서의 하드웨어 활용도를 높일 수 있다. 데이터패스, 산술연산기, 프로세서
Int. CL G06F 7/57 (2006.01)
CPC
출원번호/일자 1020070125348 (2007.12.05)
출원인 한국전자통신연구원
등록번호/일자 10-0935858-0000 (2009.12.30)
공개번호/일자 10-2009-0058657 (2009.06.10) 문서열기
공고번호/일자 (20100107) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2007.12.05)
심사청구항수 9

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 양일석 대한민국 대전 유성구
2 석정희 대한민국 대전 유성구
3 여준기 대한민국 대전 서구
4 노태문 대한민국 대전 유성구
5 김종대 대한민국 대전 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신영무 대한민국 서울특별시 강남구 영동대로 ***(대치동) KT&G타워 *층(에스앤엘파트너스)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2007.12.05 수리 (Accepted) 1-1-2007-0874682-62
2 선행기술조사의뢰서
Request for Prior Art Search
2008.05.07 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2008.06.13 수리 (Accepted) 9-1-2008-0038078-17
4 의견제출통지서
Notification of reason for refusal
2009.07.22 발송처리완료 (Completion of Transmission) 9-5-2009-0303618-39
5 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2009.09.18 수리 (Accepted) 1-1-2009-0574537-71
7 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2009.09.18 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2009-0574542-00
8 등록결정서
Decision to grant
2009.12.24 발송처리완료 (Completion of Transmission) 9-5-2009-0530478-02
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
승수를 인코딩하는 부스 인코더; 상기 인코딩된 승수 및 피승수에 기반하여 복수의 부분곱을 생성하는 부분곱 생성기; 상기 복수의 부분곱을 제 1 부분합 및 제 2 부분합으로 압축하는 웰러스 트리 회로; 선택신호에 따라 상기 제 1 부분합 및 제 1 덧셈 입력 중 하나를 선택하여 출력하는 제 1 먹스; 상기 선택신호에 따라 상기 제 2 부분합 및 제 2 덧셈 입력 중 하나를 선택하여 출력하는 제 2 먹스; 및 상기 제 1 먹스의 출력 및 상기 제 2 먹스의 출력을 이용하여 덧셈 연산을 수행하고 연산 결과를 출력하는 캐리 전파 가산기 를 포함하는 재구성 가능한 산술연산기
2 2
제 1항에 있어서, 상기 웰러스 트리 회로에 의해 압축된 상기 제 1 부분합을 저장하는 제 1 레지스터; 및 상기 웰러스 트리 회로에 의해 압축된 상기 제 2 부분합을 저장하는 제 2 레지스터 를 더 포함하는 재구성 가능한 산술연산기
3 3
제 2항에 있어서, 상기 제 1 먹스는 상기 선택신호에 따라 상기 제 1 레지스터에 저장된 상기 제 1 부분합을 출력하고, 상기 제 2 먹스는 상기 선택신호에 따라 상기 제 2 레지스터에 저장된 상기 제 2 부분합을 출력하는 재구성 가능한 산술연산기
4 4
명령어를 디코딩하여 제 1 제어신호 및 제 2 제어신호를 생성하는 명령어 디코더; 상기 제 1 제어신호에 따라 산술연산을 수행하는 산술연산기; 상기 제 1 제어신호에 따라 상기 산술연산기에 공급되는 전압의 레벨을 결정하는 제 1 동적 전압 스케일링 전원; 상기 제 2 제어신호에 따라 쉬프트 연산을 수행하는 쉬프터; 및 상기 제 2 제어신호에 따라 상기 쉬프터에 공급되는 전압의 레벨을 결정하는 제 2 동적 전압 스케일링 전원을 포함하고, 상기 산술연산기는 제 1항 내지 제 3항 중 어느 한 항에 기재된 재구성 가능한 산술연산기인 프로세서
5 5
제 4항에 있어서, 상기 산술연산기에 공급되는 전압의 레벨 및 상기 쉬프터에 공급되는 전압의 레벨은 구동전압 및 상기 구동전압보다 낮은 슬립전압을 포함하는 프로세서
6 6
제 5항에 있어서, 상기 1 제어신호에 상기 산술연산기를 구동하기 위한 제어신호가 인가되는 경우 상기 제 1 동적 전압 스케일링 전원은 상기 구동전압을 상기 산술연산기에 공급되는 전압의 레벨로 결정하는 프로세서
7 7
제 5항에 있어서, 상기 1 제어신호에 상기 산술연산기를 구동하기 위한 제어신호가 인가되지 않는 경우 상기 제 1 동적 전압 스케일링 전원은 상기 슬립전압을 상기 산술연산기에 공급되는 전압의 레벨로 결정하는 프로세서
8 8
제 5항에 있어서, 상기 2 제어신호에 상기 쉬프터를 구동하기 위한 제어신호가 인가되는 경우 상기 제 2 동적 전압 스케일링 전원은 상기 구동전압을 상기 쉬프터에 공급되는 전압의 레벨로 결정하는 프로세서
9 9
제 5항에 있어서, 상기 2 제어신호에 상기 쉬프터를 구동하기 위한 제어신호가 인가되지 않는 경우 상기 제 2 동적 전압 스케일링 전원은 상기 슬립전압을 상기 쉬프터에 공급되는 전압의 레벨로 결정하는 프로세서
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US08150903 US 미국 FAMILY
2 US20090150471 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2009150471 US 미국 DOCDBFAMILY
2 US8150903 US 미국 DOCDBFAMILY
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 정보통신부 및 정보통신연구진흥원 한국전자통신연구원 IT원천기술개발 유비쿼터스 단말용 부품 모듈