1 |
1
기판 상에 배치되되, 0
|
2 |
2
청구항 1에 있어서,
상기 각 리세스부는 제1 두께를 갖는 제1 부분 및 제2 두께를 갖는 제2 부분을 포함하되, 상기 제1 부분은 상기 광도파로부 및 상기 제2 부분 사이에 배치되고, 상기 제1 두께는 상기 제2 두께에 비하여 작은 반도체 집적회로
|
3 |
3
청구항 2에 있어서,
상기 제1 도핑된 영역 및 제2 도핑된 영역은 상기 리세스부들의 제2 부분들 내에 각각 형성되고,
상기 진성 영역은 상기 광도파로부 및 상기 제1 도핑된 영역 사이 및 상기 광도파로부 및 상기 제2 도핑된 영역 사이의 상기 리세스부들내로 연장된 반도체 집적회로
|
4 |
4
청구항 1에서,
상기 광도파로부를 투과하는 광신호는 단일모드인 반도체 집적회로
|
5 |
5
청구항 1에 있어서,
상기 반도체 패턴 및 상기 기판 사이에 개재된 피복층(cladding layer)을 더 포함하는 반도체 집적회로
|
6 |
6
청구항 1에 있어서,
상기 광도파로부내 캐리어들의 밀도에 따라 상기 광도파로부의 굴절률이 달라지는 반도체 집적회로
|
7 |
7
청구항 1에 있어서,
상기 광도파로부의 입력단자 및 출력단자 중에서 어느 하나에 연결된 그레이팅 결합기(grating coupler)를 더 포함하는 반도체 집적회로
|
8 |
8
기판 상에 배치되되, 0
|
9 |
9
청구항 8에서,
상기 각 리세스부는 제1 두께를 갖는 제1 부분 및 제2 두께를 갖는 제2 부분을 포함하되, 상기 제1 부분은 상기 광도파로부 및 상기 제2 부분 사이에 배치되고, 상기 제1 두께는 상기 제2 두께에 비하여 작은 반도체 집적회로
|
10 |
10
청구항 9에 있어서,
상기 제2 도핑된 영역 및 제3 도핑된 영역은 상기 리세스부들의 제2 부분들 내에 각각 형성된 반도체 집적회로
|
11 |
11
청구항 8에서,
상기 제1 도핑된 영역은 0
|
12 |
12
청구항 8에서,
상기 광도파로부를 투과하는 광신호는 단일모드인 반도체 집적회로
|
13 |
13
청구항 8에 있어서,
상기 반도체 패턴 및 상기 기판 상에 개재된 피복층(cladding layer)을 더 포함하는 반도체 집적회로
|
14 |
14
청구항 8에 있어서,
상기 광도파로부 내의 캐리어들의 밀도에 따라 상기 광도파로부의 굴절률이 달라지는 반도체 집적회로
|
15 |
15
청구항 8에 있어서,
상기 광도파로부의 입력단자 및 출력단자 중에서 어느 하나에 연결된 그레이팅 결합기를 더 포함하는 반도체 집적회로
|