1 |
1
제 1 뱅크 및 제 2 뱅크를 구비하는 캐시 메모리에 있어서,
중앙 처리 장치로부터 수신한 메인 메모리 주소를 제 1 해쉬함수를 사용하여 제 1 인덱스 값으로 변환하는 제 1 해쉬함수 모듈;
상기 메인 메모리 주소를 제 2 해쉬함수를 사용하여 제 2 인덱스 값으로 변환하는 제 2 해쉬함수 모듈;
상기 제 1 뱅크에서 상기 제 1 인덱스 값에 위치하는 데이터 블록의 태그 값과 상기 메인 메모리 주소의 태그 값을 비교하는 제 1 비교기; 및
상기 제 2 뱅크에서 상기 제 2 인덱스 값에 위치하는 데이터 블록의 태그 값과 상기 메인 메모리 주소의 태그 값을 비교하는 제 2 비교기를 포함하고,
상기 제 1 해쉬함수 및 상기 제 2 해쉬함수는 2m x m 이진행렬이고, 상기 m은 5 이상의 홀수이며,
상기 제 1 해쉬함수 및 상기 제 2 해쉬함수는 최대 뱅크간 분산차수를 가지고 행, 열, 대각선, 반대각선 및 직사각형 패턴에서 충돌쌍이 생기지 않는 캐시 메모리
|
2 |
2
삭제
|
3 |
3
제 1항에 있어서,
상기 제 1 해쉬함수는 m x m 행렬 A=(ai,j)mxm 및 m x m 항등행렬의 병치로 구성되고, 상기 ai,j는 다음 수학식에 의해 정해지는 캐시 메모리
|
4 |
4
제 1 항에 있어서,
상기 제 2 해쉬함수는 m x m 행렬 B=(bi,j)mxm 와 m x m 항등행렬의 병치로 구성되고, 상기 bi,j는 다음 수학식에 의해 정해지는 캐시 메모리
|
5 |
5
제 1 뱅크 및 제 2 뱅크를 구비하는 캐시 메모리를 제어하는 방법에 있어서,
(a) 중앙 처리 장치로부터 메인 메모리 주소를 수신하는 단계;
(b) 상기 메인 메모리 주소를 제 1 해쉬함수를 사용하여 제 1 인덱스 값으로 변환하는 단계;
(c) 상기 메인 메모리 주소를 제 2 해쉬함수를 사용하여 제 2 인덱스 값으로 변환하는 단계;
(d) 상기 제 1 뱅크에서 상기 제 1 인덱스 값에 위치하는 데이터 블록의 태그 값과 상기 메인 메모리 주소의 태그 값을 비교하는 단계;
(e) 상기 제 2 뱅크에서 상기 제 2 인덱스 값에 위치하는 데이터 블록의 태그 값과 상기 메인 메모리 주소의 태그 값을 비교하는 단계; 및
(f) 상기 단계 (d) 및 (e)의 비교 결과에 따라 상기 제 1 뱅크에서 상기 제 1 인덱스 값에 위치하는 데이터 블록의 데이터 값 또는 상기 제 2 뱅크에서 상기 제 2 인덱스 값에 위치하는 데이터 블록의 데이터 값의 전송 여부를 결정하는 단계를 포함하고,
상기 제 1 해쉬함수 및 상기 제 2 해쉬함수는 2m x m 이진행렬이고, 상기 m은 5 이상의 홀수이며,
상기 제 1 해쉬함수 및 상기 제 2 해쉬함수는 최대 뱅크간 분산차수를 가지고 행, 열, 대각선, 반대각선 및 직사각형 패턴에서 충돌쌍이 생기지 않는 캐시 메모리 제어 방법
|
6 |
6
삭제
|
7 |
7
제 5항에 있어서,
상기 제 1 해쉬함수는 m x m 행렬 A=(ai,j)mxm 및 m x m 항등행렬의 병치로 구성되고, 상기 ai,j는 다음 수학식에 의해 정해지는 캐시 메모리 제어 방법
|
8 |
8
제 5 항에 있어서,
상기 제 2 해쉬함수는 m x m 행렬 B=(bi,j)mxm 와 m x m 항등행렬의 병치로 구성되고, 상기 bi,j는 다음 수학식에 의해 정해지는 캐시 메모리 제어 방법
|