1 |
1
제1 초기 값 및 선정된(predetermined) 시간 지연 정보가 포함된 제1 마스킹(masking) 정보를 기초로 제1 의사 잡음(pseudo-random noise: PN) 시퀀스(sequence)를 생성하는 제1 시퀀스 생성부;
제2 초기 값 및 상기 선정된 시간 지연 정보가 포함된 제2 마스킹 정보를 기초로 제2 PN 시퀀스를 생성하는 제2 시퀀스 생성부; 및
상기 제1 PN 시퀀스 및 상기 제2 PN 시퀀스를 이용하여 골드 코드(gold code)를 생성하는 코드 생성부
를 포함하는 것을 특징으로 하는 골드 코드 생성 장치
|
2 |
2
제1항에 있어서,
상기 제1 시퀀스 생성부는
상기 제1 마스킹 정보가 포함된 비트(bit)열이 저장된 제1 마스크(mask) 레지스터(register);
상기 제1 초기 값이 저장된 제1 초기 레지스터;
상기 제1 초기 값을 기초로 제3 PN 시퀀스를 출력하는 제1 시프트(shift) 레지스터; 및
상기 제1 마스킹 정보가 포함된 비트열과 상기 제3 PN 시퀀스를 논리 연산하여 상기 제1 PN 시퀀스를 생성하는 제1 연산부
를 포함하는 것을 특징으로 하는 골드 코드 생성 장치
|
3 |
3
제2항에 있어서,
상기 제1 시퀀스 생성부는
상기 제3 PN 시퀀스에 대한 제1 생성 정보가 포함된 비트열이 저장된 제1 생성 레지스터
를 더 포함하고,
상기 제1 시프트 레지스터는 상기 제1 초기 값 및 상기 제1 생성 정보에 기초하여 상기 제3 PN 시퀀스를 출력하는 것을 특징으로 하는 골드 코드 생성 장치
|
4 |
4
제1항에 있어서,
상기 제2 시퀀스 생성부는
상기 제2 마스킹 정보가 포함된 비트(bit)열이 저장된 제2 마스크(mask) 레지스터(register);
상기 제2 초기 값이 저장된 제2 초기 레지스터;
상기 제2 초기 값을 기초로 제4 PN 시퀀스를 출력하는 제2 시프트(shift) 레지스터; 및
상기 제2 마스킹 정보가 포함된 비트열과 상기 제4 PN 시퀀스를 논리 연산하여 상기 제2 PN 시퀀스를 생성하는 제2 연산부
를 포함하는 것을 특징으로 하는 골드 코드 생성 장치
|
5 |
5
제4항에 있어서,
상기 제2 시퀀스 생성부는
상기 제4 PN 시퀀스에 대한 제2 생성 정보가 포함된 비트열이 저장된 제2 생성 레지스터
를 더 포함하고,
상기 제2 시프트 레지스터는 상기 제2 초기 값 및 상기 제2 생성 정보에 기초하여 상기 제4 PN 시퀀스를 출력하는 것을 특징으로 하는 골드 코드 생성 장치
|
6 |
6
제1항에 있어서,
상기 골드 코드의 생성여부를 결정하는 결정부
를 더 포함하고,
상기 코드 생성부는 상기 결정부가 상기 골드 코드의 생성을 결정한 경우, 상기 제1 PN 시퀀스 및 상기 제2 PN 시퀀스를 이용하여 상기 골드 코드를 생성하는 것을 특징으로 하는 골드 코드 생성 장치
|
7 |
7
제6항에 있어서,
상기 결정부가 상기 골드 코드를 생성하지 않는 것으로 결정한 경우, 상기 제1 PN 시퀀스 및 상기 제2 PN 시퀀스는 칩(chip) 테스트용 PN 시퀀스로 사용되는 것을 특징으로 하는 골드 코드 생성 장치
|