맞춤기술찾기

이전대상기술

반도체 소자 적층 패키지 및 그 형성 방법

  • 기술번호 : KST2015085384
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 반도체 소자 적층 패키지가 제공된다. 이 패키지는 각각 적어도 하나의 관통 홀 및 적어도 관통 홀을 채우는 관통 전극을 포함하되, 관통 전극들에 의해 서로 전기적으로 연결되는 적층된 반도체 소자들, 관통 전극들의 연결 부위를 제외한 적층된 반도체 소자들 사이에 제공된 접착 물질막, 및 적층된 반도체 소자들이 실장되고 본딩 전극을 갖는 상부면 및 상부면에 대향하는 하부면을 갖는 인쇄 회로 기판을 포함한다. 관통 전극은 금속간 화합물이고, 그리고 적층된 반도체 소자들 중 최하부 반도체 소자의 관통 전극과 인쇄 회로 기판의 본딩 전극은 서로 전기적으로 연결된다.반도체, 실리콘, 관통 전극, 금속간 화합물, 적층
Int. CL H01L 23/12 (2006.01)
CPC
출원번호/일자 1020090083162 (2009.09.03)
출원인 한국전자통신연구원
등록번호/일자 10-1232208-0000 (2013.02.05)
공개번호/일자 10-2011-0024964 (2011.03.09) 문서열기
공고번호/일자 (20130212) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2009.09.03)
심사청구항수 33

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 최광성 대한민국 대전광역시 유성구
2 엄용성 대한민국 대전광역시 유성구
3 배현철 대한민국 대전광역시 유성구
4 문종태 대한민국 충청남도 계룡시 대실남북로 **
5 주무정 대한민국 대전광역시 유성구
6 정성혜 대한민국 대전광역시 동구
7 이종현 대한민국 경기도 구리시
8 임병옥 대한민국 서울특별시 강북구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 오세준 대한민국 서울특별시 강남구 테헤란로 *길 ** *층(역삼동)(특허법인 고려)
2 권혁수 대한민국 서울특별시 강남구 언주로 ***, *층(삼일빌딩, 역삼동)(KS고려국제특허법률사무소)
3 송윤호 대한민국 서울특별시 강남구 언주로 *** (역삼동) *층(삼일빌딩)(케이에스고려국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 손봉갑 경기도 의정부시 장곡로 *
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2009.09.03 수리 (Accepted) 1-1-2009-0544463-43
2 선행기술조사의뢰서
Request for Prior Art Search
2012.09.13 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2012.10.24 수리 (Accepted) 9-1-2012-0080435-61
4 의견제출통지서
Notification of reason for refusal
2012.11.06 발송처리완료 (Completion of Transmission) 9-5-2012-0670775-90
5 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2012.12.10 수리 (Accepted) 1-1-2012-1023577-35
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2012.12.10 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2012-1023576-90
7 등록결정서
Decision to grant
2013.01.28 발송처리완료 (Completion of Transmission) 9-5-2013-0057610-43
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
적어도 하나의 관통 홀; 및적어도 상기 관통 홀을 채우는 관통 전극을 포함하되,상기 관통 전극은 금속간 화합물인 것을 특징으로 하는 반도체 소자
2 2
제 1항에 있어서,상기 관통 전극의 적어도 일 단부 상에 배치된 솔더 범프를 더 포함하는 것을 특징으로 하는 반도체 소자
3 3
제 1항에 있어서,상기 관통 홀의 측벽과 상기 관통 전극 사이에 개재된 절연층을 더 포함하는 것을 특징으로 하는 반도체 소자
4 4
제 1항에 있어서,상기 반도체 소자는 반도체 칩 또는 인터포저인 것을 특징으로 하는 반도체 소자
5 5
반도체 소자의 적어도 일부를 관통하는 적어도 하나의 관통 홀을 형성하는 단계; 및적어도 상기 관통 홀을 채우는 관통 전극을 형성하는 단계를 포함하되,상기 관통 전극은 금속간 화합물로 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법
6 6
제 5항에 있어서,상기 관통 전극의 적어도 일 단부 상에 솔더 범프를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법
7 7
제 6항에 있어서,상기 솔더 범프를 형성하는 단계는:상기 반도체 소자의 표면을 덮는 솔더 범프 메이커층을 형성하는 단계;열을 가해 상기 관통 전극의 상기 일 단부 상에 솔더 범프를 형성하는 단계; 및미반응 솔더 범프 메이커층을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법
8 8
제 7항에 있어서,상기 솔더 범프 메이커층은 솔더 파우더 및 수지를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법
9 9
제 8항에 있어서,상기 솔더 파우더는 SnAgCu, PbSn, SnBi, InSn 및 In 중에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법
10 10
제 8항에 있어서,상기 수지는 상기 솔더 파우더의 표면에 존재하는 산화막을 제거하기 위한 환원제 기능을 갖는 것을 특징으로 하는 반도체 소자의 제조 방법
11 11
제 10항에 있어서,상기 솔더 범프를 형성하는 단계는 상기 열에 의해 용융된 상기 솔더 파우더가 표면 장력에 의해 상기 관통 전극의 상기 일 단부 상에 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법
12 12
제 5항에 있어서,상기 관통 홀을 형성하는 단계는 반응성 이온 식각 공정 또는 레이저 드릴링 공정을 이용하는 것을 특징으로 하는 반도체 소자의 제조 방법
13 13
제 5항에 있어서,상기 관통 전극을 형성하는 단계 전에 상기 관통 홀의 내부면에 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법
14 14
제 13항에 있어서,상기 절연층은 형성하는 것은 분리층, 배리어층 및 접착층을 순차적으로 형성하는 것을 포함하는 것을 특징으로 반도체 소자의 제조 방법
15 15
제 5항에 있어서,상기 관통 전극을 형성하는 단계는:적어도 상기 관통 홀을 전극용 물질로 채우는 단계; 및열을 가해 상기 전극용 물질을 반응시켜 상기 금속간 화합물로 전환하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법
16 16
제 15항에 있어서,적어도 상기 관통 홀을 상기 전극용 물질로 채우는 단계는 스크린 프린팅 또는 금속 마스크를 이용하는 프린팅을 이용하는 것을 특징으로 하는 반도체 소자의 제조 방법
17 17
제 15항에 있어서,상기 전극용 물질은 금속 알갱이, 솔더 알갱이 및 수지를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법
18 18
제 17항에 있어서,상기 금속 알갱이는 상기 솔더 알갱이보다 높은 융점을 갖는 것을 특징으로 하는 반도체 소자의 제조 방법
19 19
제 18항에 있어서,상기 금속 알갱이는 Ag, Au 및 Cu 중에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법
20 20
제 18항에 있어서,상기 솔더 알갱이는 Sn, SnAg SnAgCu, SnBi, In 및 Zn 중에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법
21 21
제 17항에 있어서,상기 수지는 상기 솔더 알갱이 표면에 존재하는 산화막을 제거하기 위한 환원제 기능을 갖는 것을 특징으로 하는 반도체 소자의 제조 방법
22 22
제 1항의 구조를 가지면서, 상기 관통 전극들에 의해 서로 전기적으로 연결되는 적층된 반도체 소자들; 및상기 관통 전극들의 연결 부위를 제외한 상기 적층된 반도체 소자들 사이에 제공된 접착 물질막을 포함하는 반도체 소자 패키지
23 23
제 22항에 있어서,상기 관통 전극들은 상기 관통 전극들 중 적어도 하나의 일 단부 상에 제공되는 솔더 범프를 매개로 서로 전기적으로 연결되는 것을 특징으로 하는 반도체 소자 패키지
24 24
제 22항에 있어서,상기 접착 물질막은 필름 또는 페이스트 형태의 플럭싱 언더필인 것을 특징으로 하는 반도체 소자 패키지
25 25
제 24항에 있어서,상기 접착 물질막은 고분자 볼을 더 포함하는 것을 특징으로 하는 반도체 소자 패키지
26 26
제 22항에 있어서,상기 적층된 반도체 소자들이 실장되고 본딩 전극을 갖는 상부면 및 상기 상부면에 대향하는 하부면을 갖는 인쇄 회로 기판을 더 포함하되,상기 적층된 반도체 소자들 중 최하부 반도체 소자의 상기 관통 전극과 상기 인쇄 회로 기판의 상기 본딩 전극은 서로 전기적으로 연결되는 것을 특징으로 하는 반도체 소자 패키지
27 27
제 26항에 있어서,상기 최하부 반도체 소자의 상기 관통 전극과 상기 본딩 전극은 상기 최하부 반도체 소자의 상기 관통 전극 상에 제공되는 솔더 범프를 매개로 서로 전기적으로 연결되는 것을 특징으로 하는 반도체 소자 패키지
28 28
제 26항에 있어서,상기 적층된 반도체 소자들 및 상기 인쇄 회로 기판의 상기 상부면을 봉지하는 몰딩 물질을 더 포함하는 것을 특징으로 하는 반도체 소자 패키지
29 29
제 26항에 있어서,상기 인쇄 회로 기판의 상기 하부면에 제공되는 솔더 볼을 더 포함하는 것을 특징으로 하는 반도체 소자 패키지
30 30
제 5항에 따라 제조된 반도체 소자들을 준비하는 단계;상기 반도체 소자의 표면을 덮는 접착 물질막을 형성하는 단계; 및상기 반도체 소자들의 상기 관통 전극들이 서로 연결되도록, 상기 반도체 소자들을 적층하는 단계를 포함하는 반도체 소자들의 적층 방법
31 31
제 30항에 있어서,상기 관통 전극의 적어도 일 단부 상에 솔더 범프를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자들의 적층 방법
32 32
제 31항에 있어서,상기 관통 전극들은 상기 솔더 범프를 매개로 서로 전기적으로 연결되는 것을 특징으로 하는 반도체 소자들의 적층 방법
33 33
제 30항에 있어서,상기 반도체 소자들을 적층하는 단계는 열 압착 방식 또는 열 초음파 압착 방식을 이용하는 것을 특징으로 하는 반도체 소자들의 적층 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.