| 1 |
1
기판;상기 기판 상에 배치되되, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층 사이에 개재된 접합층을 포함하는 광변조부; 및상기 광변조부로부터 연장되고, 상기 광변조부 보다 얇은 두께를 갖는 한쌍의 리세스부들(recessed portions)을 포함하되,상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층에 역바이어스 전압이 작용하고,상기 제1 도전형 반도체층은 P 형 도펀트로 도핑된 영역을 포함하고, 상기 제2 도전형 반도체층은 N 형 도펀트로 도핑된 영역을 포함하되, 상기 P형 도펀트로 도핑된 영역의 도핑 농도는 상기 N 형 도펀트로 도핑된 영역의 도핑 농도보다 2~4배 큰 광전 소자
|
| 2 |
2
삭제
|
| 3 |
3
제1 항에 있어서,상기 제1 도전형 반도체층, 상기 제2 도전형 반도체층 및 상기 접합층의 경계면들은 상기 기판의 상부면과 교차하는 광전 소자
|
| 4 |
4
제3 항에 있어서,상기 광 변조부는 상기 리세스부들(recessed portions)의 각각의 상부면들로부터 연장되는 제1 측벽 및 제2 측벽을 포함하고,상기 접합층은 상기 제1 측벽 및 상기 제2 측벽 사이에 개재된 광전 소자
|
| 5 |
5
제1 항에 있어서,상기 제2 도전형 반도체층은 상기 기판과 상기 제1 도전형 반도체층을 사이에 두고 이격된 광전 소자
|
| 6 |
6
제5 항에 있어서,상기 제1 도전형 반도체층의 두께는 상기 리세스부들(recessed portions)의 두께보다 두꺼운 광전 소자
|
| 7 |
7
제5 항에 있어서,상기 접합층은 상기 제1 도전형 반도체층과 접촉하는 제1 면 및 상기 제2 도전형 반도체층과 접촉하는 제2 면을 포함하되,상기 제1 면은 상기 리세스부들(recessed portions)의 상부면들 보다 낮고, 상기 제2 면은 상기 리세스부들(recessed portions)의 상부면들 보다 높은 광전 소자
|
| 8 |
8
제5 항에 있어서,상기 제1 도전형 반도체층의 두께는 상기 리세스부들(recessed portions)의 두께보다 얇은 것을 포함하는 광전 소자
|
| 9 |
9
제1 항에 있어서,상기 광변조부는 제1 광신호가 입사되는 수광면 및 제2 광신호가 출사되는 출광면을 포함하되,상기 제2 광신호의 위상은 상기 역바이어스 전압의 세기에 의존하는 광전 소자
|
| 10 |
10
제 9항에 있어서,상기 광 변조부의 상기 수광면 및 상기 출광면 중에서 적어도 어느 하나에 연결된 적어도 하나의 그레이팅 결합기(grating coupler)를 더 포함하는 광전 소자
|
| 11 |
11
제1 항에 있어서,상기 접합층의 광흡수율은 상기 역바이어스 전압의 세기에 의존하는 광전 소자
|
| 12 |
12
제1 항에 있어서,상기 기판 및 상기 광변조부 사이에 개재된 클레딩층을 더 포함하는 광전 소자
|
| 13 |
13
제 12항에 있어서,상기 클레딩층은 상기 기판 상에 광도파로가 형성될 부분에 선택적으로 산소 이온을 주입하여 형성되는 것을 포함하는 광전 소자
|
| 14 |
14
제 13항에 있어서,상기 클레딩층은 실리콘 산화물을 포함하고, 상기 실리콘 산화물의 수직적 농도는 가우신안 분포를 갖는 광전 소자
|
| 15 |
15
제1 항에 있어서,상기 기판은 상기 광 변조부로부터 이격된 스위치 영역을 포함하고, 상기 기판의 스위치 영역 상에 형성된 게이트 절연막; 및 상기 게이트 절연막 상의 게이트 전극을 더 포함하는 광전 소자
|
