| 1 |
1
공통 입력단과 제1 출력단 간에 채널이 연결된 제1 에이치비티와 상기 공통 입력단과 제2 출력단 간에 채널이 연결된 제2 에이치비티로 이루어져 에스피디티 스위치를 구성하는 직렬 스위칭부와;제어신호에 응답하여 상기 공통 입력단에서 상기 직렬 스위칭부의 제1,2 출력단으로 흐르는 전류를 씽킹하는 전류 씽크부와;상기 직렬 스위칭부가 동작할 때 상기 제1,2 출력단들 중의 비선택 출력단이 상기 공통 입력단과는 전기적으로 격리되도록 하기 위한 스위칭 격리부와;상기 제1 에이치비티와 상기 제1 출력단 사이 및 상기 제2 에이치비티와 상기 제2 출력단 사이의 직류를 블록킹하기 위한 직류 블록킹부를 구비함을 특징으로 하는 에스피디티 스위치
|
| 2 |
2
제1항에 있어서, 상기 전류 씽크부는, 상기 제어신호에 응답하여 상기 공통 입력단에서 상기 직렬 스위칭부의 상기 제1 출력단으로 흐르는 전류를 씽킹하는 제1 엔형 모오스 트랜지스터와, 상기 제어신호의 상보 제어신호에 응답하여 상기 공통 입력단에서 상기 직렬 스위칭부의 상기 제2 출력단으로 흐르는 전류를 씽킹하는 제2 엔형 모오스 트랜지스터를 가짐을 특징으로 하는 에스피디티 스위치
|
| 3 |
3
제1항에 있어서, 상기 스위칭 격리부는, 상기 제1,2 에이치비티와는 병렬로 상기 제1,2 출력단들에 각기 연결된 제1,2 션트 소자들을 구비함을 특징으로 하는 에스피디티 스위치
|
| 4 |
4
제3항에 있어서, 상기 제1,2 션트 소자들은 엔형 모오스 트랜지스터로 구성됨을 특징으로 하는 에스피디티 스위치
|
| 5 |
5
제1항에 있어서, 상기 직류 블록킹부는 캐패시터로 구성됨을 특징으로 하는 에스피디티 스위치
|
| 6 |
6
공통 입력단에 베이스가 공통으로 연결된 제1,2 에이치비티로 이루어져 에스피디티 스위치를 구성하는 직렬 스위칭부와;제1 제어신호에 응답하여 상기 공통 입력단에서 상기 직렬 스위칭부의 제1 출력단으로 흐르는 전류를 씽킹하는 제1 씽크 소자와 제2 제어신호에 응답하여 상기 공통 입력단에서 상기 직렬 스위칭부의 제2 출력단으로 흐르는 전류를 씽킹하는 제2 씽크 소자를 가지는 전류 씽크부와;상기 직렬 스위칭부가 동작할 때 상기 제1,2 출력단들 중의 비선택 출력단이 상기 공통 입력단과는 전기적으로 격리되도록 하기 위한 스위칭 격리부와;상기 제1 에이치비티의 에미터와 상기 제1 출력단 사이 및 상기 제2 에이치비티의 에미터와 상기 제2 출력단 사이의 직류를 블록킹하기 위한 직류 블록킹부를 구비함을 특징으로 하는 에스피디티 스위치
|
| 7 |
7
제6항에 있어서, 상기 에스피디티 스위치는 마이크로파 대역의 신호를 스위칭함을 특징으로 하는 에스피디티 스위치
|
| 8 |
8
제7항에 있어서, 상기 제1,2 씽크 소자들은, 엔형 모오스 트랜지스터로 이루어짐을 특징으로 하는 에스피디티 스위치
|
| 9 |
9
제8항에 있어서, 상기 스위칭 격리부는, 상기 제1,2 에이치비티와는 병렬로 상기 제1,2 출력단들에 각기 연결된 제1,2 션트 소자들을 포함함을 특징으로 하는 에스피디티 스위치
|
| 10 |
10
제9항에 있어서, 상기 제1,2 션트 소자들은 엔형 모오스 트랜지스터로 구성됨을 특징으로 하는 에스피디티 스위치
|
| 11 |
11
제10항에 있어서, 상기 직류 블록킹부는 캐패시터로 구성됨을 특징으로 하는 에스피디티 스위치
|
| 12 |
12
공통 입력단과 제1 출력단 간에 채널이 연결되며 제1 제어신호의 인가 시에 상기 공통 입력단을 상기 제1 출력단에 스위칭하는 제1 에이치비티와, 상기 공통 입력단과 제2 출력단 간에 채널이 연결되며 제2 제어신호의 인가 시에 상기 공통 입력단을 상기 제2 출력단에 스위칭하는 제2 에이치비티를 가지는 직렬 스위칭부와;상기 제1 제어신호를 게이트 단자로 수신하고 상기 공통 입력단에서 상기 직렬 스위칭부의 제1 출력단으로 흐르는 전류를 씽킹하기 위해 소오스 단자가 접지된 제1 모오스 트랜지스터와, 상기 제2 제어신호를 게이트 단자로 수신하고 상기 공통 입력단에서 상기 직렬 스위칭부의 제2 출력단으로 흐르는 전류를 씽킹하기 위해 소오스 단자가 접지된 제2 모오스 트랜지스터를 가지는 전류 씽크부와;상기 제2 제어신호를 게이트 단자로 수신하고 드레인-소오스 채널이 상기 제1 출력단과 접지사이에 연결되어 상기 제2 출력단이 선택된 경우에 상기 제1 출력단과 상기 공통 입력단 사이가 전기적으로 격리되도록 하는 제1 션트 소자와, 상기 제1 제어신호를 게이트 단자로 수신하고 드레인-소오스 채널이 상기 제2 출력단과 접지사이에 연결되어 상기 제1 출력단이 선택된 경우에 상기 제2 출력단과 상기 공통 입력단 사이가 전기적으로 격리되도록 하는 제2 션트 소자를 구비하는 스위칭 격리부와;상기 제1 에이치비티의 에미터와 상기 제1 출력단 사이에 연결된 제1 캐패시터 및 상기 제2 에이치비티의 에미터와 상기 제2 출력단 사이에 연결된 제2 캐패시터로 이루어져 직류를 블록킹하는 직류 블록킹부를 구비함을 특징으로 하는 에스피디티 스위치
|
| 13 |
13
제12항에 있어서, 상기 제1,2 모오스 트랜지스터들은 엔형 모오스 전계효과 트랜지스터로 구성됨을 특징으로 하는 에스피디티 스위치
|
| 14 |
14
제13항에 있어서, 상기 제1,2 션트 소자들은 엔형 모오스 트랜지스터로 구성됨을 특징으로 하는 에스피디티 스위치
|
| 15 |
15
제14항에 있어서, 상기 공통 입력단과 상기 제1,2 에이치비티의 베이스 간에 블록킹용 캐패시터가 더 구비됨을 특징으로 하는 에스피디티 스위치
|
| 16 |
16
제15항에 있어서, 상기 제1,2 에이치비티의 베이스와 전원공급 전압단 간에 인덕터가 더 구비됨을 특징으로 하는 에스피디티 스위치
|
| 17 |
17
제16항에 있어서, 상기 제1 제어신호가 하이레벨로 인가되는 경우에 상기 제2 제어신호는 로우레벨로 인가됨을 특징으로 하는 에스피디티 스위치
|
| 18 |
18
제17항에 있어서, 상기 에스피디티 스위치는 SiGe BiCMOS 공정으로 제조됨을 특징으로 하는 에스피디티 스위치
|
| 19 |
19
제18항에 있어서, 상기 에스피디티 스위치는 마이크로파 대역의 신호를 스위칭함을 특징으로 하는 에스피디티 스위치
|
| 20 |
20
삭제
|
